数字钟设计报告——数字电路实验报告VIP免费

数字钟设计报告——数字电路实验报告数字钟设计实验报告专业:通信工程姓名:王婧班级:111041B学号:111041226数字钟设计报告——数字电路实验报告数字钟的设计目录一、前言⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯3二、设计目的⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯3三、设计任务⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯3四、设计方案⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯3五、数字钟电路设计原理⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯4(一)设计步骤⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯4(二)数字钟的构成⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯4(三)数字钟的工作原理⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯5六、总结⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯9一、前言此次实验就是第一次做EDA实验,在学习使用软硬件的过程中,自然遇到很多不懂的问题,在老师的指导与同学们的相互帮助下,我终于解决了实验过程遇到的很多难题,成功的完成了实验,实验结果与预期的结果也就是一致的,在这次实验中,我学会了如何使用QuartusII软件,如何分层设计点路,如何对实验程序进行编译与仿真与对程序进行硬件测试。明白了一定要学会瞧开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对数字钟设计报告——数字电路实验报告EDA的进一步学习奠定了更好的理论基础与应用基础。通过本次实验对数电知识有了更深入的了解,将其运用到了实际中来,明白了学习电子技术基础的意义,也达到了其培养的目的。也明白了一个道理:成功就就是在不断摸索中前进实现的,遇到问题我们不能灰心、烦躁,甚至放弃,而要静下心来仔细思考,分部检查,找出最终的原因进行改正,这样才会有进步,才会一步步向自己的目标靠近,才会取得自己所要追求的成功。二、设计目的1、掌握数字钟的设计方法。2熟悉集成电路的使用方法。3通过实训学会数字系统的设计方法;4通过实训学习元器件的选择及集成电路手册查询方法;5通过实训掌握电子电路调试及故障排除方法;6熟悉数字实验箱的使用方法。三、设计任务设计一个可以显示星期、时、分、秒的数字钟。要求:1、24小时为一个计数周期;数字钟设计报告——数字电路实验报告2、具有整点报时功能;3、定时闹铃(未完成)四、设计方案一个基本的数字钟电路主要由译码显示器、“时”,“分”,“秒”计数器与定时器组成。干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。首先由74160构成分频器,然后由74LS161采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器与七进制的周计数器。秒计数器的进位输出作为分计数器的CP脉冲,时计数器的进位输出作为周计数器的CP脉冲。分计数器的进位输出作为时计数器的CP脉冲,时计数器的进位输出作为周计数器的CP脉冲。使用74LS48为驱动器,BS201A数码管作为显示器。五、数字钟电路设计原理(一)设计步骤1、设计一个精准的秒脉冲产生电路;2、设计60进制、24进制计数器;数字钟设计报告——数字电路实验报告3、设计译码显示电路;5、设计整点报时电路。（二）数字钟的构成1、分频器在数字电路中,分频器就是一种可以进行频率变换的电路,其输入、输出信号就是频率不同的脉冲序列。输入、输出信号频率的比值称为分频比。例如,2分频器的输出信号频率就是输入信号频率的21,8分频器的输出信号频率就是输入信号频率的81。分频器电路将32768Ｈz的高频方波信号经32768(152)次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也数字钟设计报告——数字电路实验报告就就是计数器。2、计数器在数字钟电路中,时间计数电路由秒个位与秒十位计数器、分个位与分十位计数器及时个位与时十位计数器电路构成,其中秒个位与秒十位计数器、分个位与分十位计数器为60进制计数器,而根据设计要求,时个位与时十位计数器为24进制计数器,周计数器为7进制计数器。有了时间标准“秒”信号后,就可以根据“60秒为1分”、“60分为1小时”、“24小时为1天”、“7天为1周”...