摘要：本文主要通过一个实例具体介绍ISE中通过编辑UCF文件来对FPGA设计进行约束，主要涉及到的约束包括时钟约束、群组约束、逻辑管脚约束以及物理属性约束。XilinxFPGA设计约束的分类Xilinx定义了如下几种约束类型：•“AttributesandConstraints”•“CPLDFitter”•“GroupingConstraints”•“LogicalConstraints”•“PhysicalConstraints”•“MappingDirectives”•“PlacementConstraints”•“RoutingDirectives”•“SynthesisConstraints”•“TimingConstraints”•“ConfigurationConstraints”通过编译UCF（userconstraintsfile）文件可以完成上述的功能。还是用实例来讲UCF的语法是如何的。图1RTLSchematic图1是顶层文件RTL图，左侧一列输入，右侧为输出，这些端口需要分配相应的FPGA管脚。1:NET"pin_sysclk_i"LOC=AD12|TNM_NET=pin_sysclk_i;2:TIMESPECTS_pin_sysclk_i=PERIOD"pin_sysclk_i"15nsHIGH50%;3:#4:NET"pin_plx_lreset_n_i"LOC=B18;5:#6:NET"pin_plx_lhold_i"LOC=C17;7:NET"pin_plx_lholda_o"LOC=D17|SLEW=FAST;8:#9:NET"pin_plx_ads_n_i"LOC=E18;10:NET"pin_plx_ads_n_i"OFFSET=IN6.3nsAFTER"pin_sysclk_i"HIGH;11:#12:NET"pin_plx_lw_r_n_i"LOC=E9;13:NET"pin_plx_lw_r_n_i"OFFSET=IN6.3nsAFTER"pin_sysclk_i"HIGH;14:#15:NET"pin_plx_blast_n_i"LOC=D18;16:NET"pin_plx_blast_n_i"OFFSET=IN6.3nsAFTER"pin_sysclk_i"HIGH;17:#18:NET"pin_plx_lad_io<0>"LOC=AD13|SLEW=FAST|TNM=LAD;19:NET"pin_plx_lad_io<1>"LOC=AC13|SLEW=FAST|TNM=LAD;20:NET"pin_plx_lad_io<2>"LOC=AC15|SLEW=FAST|TNM=LAD;21:NET"pin_plx_lad_io<3>"LOC=AC16|SLEW=FAST|TNM=LAD;22:NET"pin_plx_lad_io<4>"LOC=AA11|SLEW=FAST|TNM=LAD;23:NET"pin_plx_lad_io<5>"LOC=AA12|SLEW=FAST|TNM=LAD;24:NET"pin_plx_lad_io<6>"LOC=AD14|SLEW=FAST|TNM=LAD;25:NET"pin_plx_lad_io<7>"LOC=AC14|SLEW=FAST|TNM=LAD;26:NET"pin_plx_lad_io<8>"LOC=AA13|SLEW=FAST|TNM=LAD;27:NET"pin_plx_lad_io<9>"LOC=AB13|SLEW=FAST|TNM=LAD;28:NET"pin_plx_lad_io<10>"LOC=AA15|SLEW=FAST|TNM=LAD;29:NET"pin_plx_lad_io<11>"LOC=AA16|SLEW=FAST|TNM=LAD;30:NET"pin_plx_lad_io<12>"LOC=AC11|SLEW=FAST|TNM=LAD;31:NET"pin_plx_lad_io<13>"LOC=AC12|SLEW=FAST|TNM=LAD;32:NET"pin_plx_lad_io<14>"LOC=AB14|SLEW=FAST|TNM=LAD;33:NET"pin_plx_lad_io<15>"LOC=AA14|SLEW=FAST|TNM=LAD;34:NET"pin_plx_lad_io<16>"LOC=D12|SLEW=FAST|TNM=LAD;35:NET"pin_plx_lad_io<17>"LOC=E13|SLEW=FAST|TNM=LAD;36:NET"pin_plx_lad_io<18>"LOC=C16|SLEW=FAST|TNM=LAD;37:NET"pin_plx_lad_io<19>"LOC=D16|SLEW=FAST|TNM=LAD;38:NET"pin_plx_lad_io<20>"LOC=D11|SLEW=FAST|TNM=LAD;39:NET"pin_plx_lad_io<21>"LOC=C11|SLEW=FAST|TNM=LAD;40:NET"pin_plx_lad_io<22>"LOC=E14|SLEW=FAST|TNM=LAD;41:NET"pin_plx_lad_io<23>"LOC=D15|SLEW=FAST|TNM=LAD;42:NET"pin_plx_lad_io<24>"LOC=D13|SLEW=FAST|TNM=LAD;43:NET"pin_plx_lad_io<25>"LOC=D14|SLEW=FAST|TNM=LAD;44:NET"pin_plx_lad_io<26>"LOC=F15|SLEW=FAST|TNM=LAD;45:NET"pin_plx_lad_io<27>"LOC=F16|SLEW=FAST|TNM=LAD;46:NET"pin_plx_lad_io<28>"LOC=F11|SLEW=FAST|TNM=LAD;47:NET"pin_plx_lad_io<29>"LOC=F12|SLEW=FAST|TNM=LAD;48:NET"pin_plx_lad_io<30>"LOC=F13|SLEW=FAST|TNM=LAD;49:NET"pin_plx_lad_io<31>"LOC=F14|SLEW=FAST|TNM=LAD;50:TIMEGRP"LAD"OFFSET=IN6.4nsAFTER"pin_sysclk_i"HIGH;51:TIMEGRP"LAD"OFFSET=OUT3.1nsBEFORE"pin_sysclk_i"HIGH;52:#53:NET"pin_plx_ready_n_o"LOC=F18|SLEW=FAST;54:NET"pin_plx_ready_n_o"OFFSET=OUT4.2nsBEFORE"pin_sysclk_i"HIGH;55:#56:NET"pin_plx_bterm_n_o"LOC=D10|SLEW=FAST;57:NET"pin_plx_bterm_n_o"OFFSET=OUT4.2nsBEFORE"pin_sysclk_i"HIGH;58:#59:NET"pin_led_o<0>"LOC=D22;60:NET"pin_led_o<1>"LOC=C22;61:NET"pin_led_o<2>"LOC=E21;62:NET"pin_led_o<3>"LOC=D21;63:NET"pin_led_o<4>"LOC=C21;64:NET"pin_led_o<...
