VDmos详细介绍VIP免费

POWERMOSFETS平面VDMOS的剖面图，一般是60V以上的器件，采用1.5um以上的工艺，所以国内以前做IC的厂家都能做。一般是60V以下的器件，沟槽VDMOS的剖面图，厂家才能做。IC采用0.5um以下的工艺，所以国内高档的所以加工线的条件非常重要，如加工的线条、刻槽技术、工艺线的环境。加工线的条件不太重要，所以现在很多的老的5寸、6寸线在做。但对材料要求很高,是高阻厚外延材料。加工线的条件及材料要求都很高。只有国外几家公司在做，如IR、INFINEON。随着加工技术及设计技术的提高器件的特性不断地改进（以导通电阻为列）。平面IGBT的剖面图，一般是400V以上的器件，采用2um以上的工艺，所以国内以前做IC的厂家都能做，但设计及材料要求都很高。VDMOS和双极管特性比较特性VDMOS双极管电流能力小大功率处理能力小大击穿电压以下1000V可到3000V开关速度快慢二次击穿无有温度特性负温特性，好，可多个器件串并联正温特性，不好，多个器件不好串并联驱动方式电压驱动，驱动电路简单电流驱动，驱动电路复杂的兼容性和IC好差工艺要求高低制造成本高低VDMOS的击穿电压：BV、VDSSBRVDMOS的击穿电压决定于：1、外延材料；浓度及厚度2、体单胞间距3、终端设计4、表面态等工艺控制VDMOS的导通电阻：R）（DSON低压（200V以下VDMOS的导通电阻（由大到小排列）1、单胞密度（沟道电阻）表面浓度（积累层电阻）2、3、外延材料；浓度及厚度（耐压区电阻）4、设计（颈部电阻）5、封装（有时会到主要地位）6、表面金属化（表面接触电阻）高压200V以上VDMOS的导通电阻（由大到小排列）外延材料；浓度及厚度（耐压区电阻）、1．单胞密度（沟道电阻）、23、设计（颈部电阻）4、表面浓度（积累层电阻）5、表面金属化（表面接触电阻）6、封装VDMOS的跨导：Gfs1、栅、源电压对漏电流的控制能力：在一定的漏电压下，漏电流除以栅、源电压（漏电流为最大允许漏流的一半）2、处决于沟道密度及沟道宽度（从80年到今60倍）VDMOS的域值电压：Vth为使沟道反型所需最小栅、源电压值。一般高压器件为2—4V低压器件为1—3V寄生二极管的正向压降：一般在1V到1。6V之间。高压的器件要大。（100V为界）。最大耗散功率：结温到最大允许结温时的功率（一般为150C）VDMOS的等效电路：VDMOS的开关特性：VDMOS的寄生三极管的限制：自从IR(INTERNATIONALRECTIFIED国际整流器公司)发明了第一个MOSFET（METALOXIDESEMICONDUCTORFIELDEFFECTTRANSISTOR金属氧化物半导体场效应管）以来，MOSFET的性能的不断提高，其在各种应用领域得以大量使用；鉴于MOSFET的各种优良特性和良好的前景，各大电子元器件厂家纷纷投入大的人力研发自己的专利技术。IR的DirectFET?技术，InfineonCoolMOS的S-FET?技术,AATI的TrenchDMOS?⋯；伴随之而来的专利的封装技术。研发的重点依然在Rds(ON)的降低，栅极总电荷Qg的减少等。而双极性晶体管“似乎”被人们越来越“看不起”，被很多人看作是“旧技术”；甚至有人断言：不久的将来，MOSFET将完全取代BIPOLARTRANSISTOR，尤其当需要高速度，高效率的时候。这种观点是站不住脚的；首先，我们可以理解新技术的产生对业界产生的推动以及带来新的设计线路和设计方法；但是没有一种元器件、一种设计方法可以满足所有的应用。其次，需要看到双极性晶体管也在向更高性能不断发展，在某些领域同样有着不可替代的作用。比如ZETEX，不断的推出新的高性能的BIPOLARTRANSISTOR，每一种元器件和技术都有它的优点和缺点,都有它的应用领域，本文我们将从几个大家关心的方面进行讨论。1．击穿电压：1)对于MOSFET来说，BVDSS（漏源击穿电压）在400V~1000V而言，到80年代末，已经基本发展到极至，目前已经缺乏技术飞跃的可能性，Rds(ON)的改善，往往仅靠早期的大封装（诸如TO-220,D-Pack等）增大硅晶片的面积来达到；我们知道PLANER技术的缺点就是Rds(ON)的迅速上升，Rds(ON)∝BV2.6，功耗增大，这成为MOSFET向高压发展的瓶颈。2)而对双极性晶体管来说，由于采用的是少子的PLANER导电，相对MOSFET来说，做到高压容易多了。尤其是作为饱和开关的时候，集电极区阻抗的电导调制效应，极大的降低了Rce(sat),而MOSFET没有类似的电导调...