使用Virtuoso设计全定制版图VIP免费

使用Virtuoso设计全定制版图本文介绍利用virtuosolayouteditor（以后简称le）创建全定制版图，以及vituosole的一些使用说明。全文将用一个贯穿始终的例子来说明如何绘制全定制版图，一个最简单的反相器的版图.设计过程采用chartered（csm25rf）库—标准CMOS工艺库。具体内容包括：1）如何打开virtuosole和le的一些设置；2）使用LSW窗口；3）使用le创建一个版图；4）使用快捷键—bindkey;5）使用diva验证版图；6）使用diva进行LVS；登陆以后，首先要先创建自己的工作目录，比如Work,cdWork.从csm25rf库所在文件夹下拷贝display.drf文件到自己的工作目录下,你的工作目录下必须有display.drf文件，不然在LSW窗无法显示绘制版图需要的各个图层。从/CDS_ROOT/tools/dfII/cdsuser目录下拷贝.cdsinit文件到自己的目录下，该文件是Cadence自带的软件相关设置的文件，里面有相关字体的设置，Bindkey设置等，这里主要考虑Bindkey的设置，也可以设置自己的Bindkey，不过Cadence默认的设置是足够的。当然也可以单单靠鼠标来进行操作，virtuosole窗口有常用命令的工具栏，不过就我自己的感觉，用快捷键比鼠标要快很多。如果要运行DivaLVS还得有.simrc文件。（不过这里有一个问题，服务器上的.simrc文件的设置跟csm25rf库有不一致的地方，运行DivaLVS会出现目录LVS非法的错误。运行vituosole要打开virtuosole,首先要打开CIW窗口。在shell命令行下输入：icfb&进入CIW窗口，字符&使得cadence在后台工作（即可以在shell命令行执行其它命令），也可以在shell提示符下输入其它的命令来打开CIW窗口，如下图：（在这里也可以输入layout&或者layoutPlus&）1检查设计需要的相关库是否存在。在CIW窗口选择Tools->LibraryManager打开LibraryManager窗口，如下：确保csm25rf,basic和analogLib这三个库都已经存在，如果不存在就自己手动添加它们。小技巧：如果在自己的LibraryManager中发现有的Library的字的颜色是红色的,把该库删除掉,不然它可能会引起一些奇怪的问题来.一些相关的设置在CIW窗口中，选择Options->UserPreferences，在弹出的对话框中把Undolevel拖到最大10，这样在画板图的过程中，如果发现有错误的操作，在还没保存的情况下就可以通过撤销命令（Undo）来撤销相关的操作，UserPreference的设置窗口如下图。作为一个版图的新手，出现错误是无法避免的，virtuosole并不是很听话。当然如果还没保存，又发现有错误，但又撤销不了，或者是因为没有修改Undo2level值（默认为1），或者已经经过很多步的操作，这时也并不是一点办法都没有了，只要还没保存过，就可以在virtuosole窗口中运行design->disguardchange来返回到上次保存的状态，不过这个方法有时会浪费好长时间的工作。在CommandControls中把OptionDisplayedWhenCammandStart设置为on,则每次执行一个命令时其相应的对话框就会出现，在这种情况下，就可以对命令的一些参数进行设置，也有利于更好了解一些常用的命令。开始设计过程假如现在有如下图所示的逻辑电路图，技术库为csm25rf,P管和N管采用相同的尺寸，W=600n,L=3u。3现在要先建立自己的工作库。在CIW窗口中选择File-〉new->newlibrary建立自己的库。在弹出的对话框中，在libraryname中输入库的名字，比如guan;在Technology选项选择Attachtoanexistingtechfile,点击OK，弹出AttachDesignLibrarytoTechnologyFile的对话框，如下图：4在TechnologyLibrary选项卡中选择csm25rf,按下OK，两个对话框窗口消失。现在已经建立了自己的工作库guan,并且它与技术库csm25rf相关联。在前面的NewLibrary窗口TechnologyFile选项中，如果没有现成的技术库，而有相应的技术文件（techfile）,那么可以先选择Compileanewtechfile来创建自己的技术库。如果该选项被选上，点击OK后会弹出一个输入ASCII码文件（techfile）的对话框,在对话框中输入技术文件的完整路径，点击OK，如果没有错误，一个自己的技术库就生成了。不过利用这种方法生成的技术库里面包含的器件数量一般比较少，可以自行添加，这里涉及库开发的问题，超出本文的讨论范围。为了运行DivaLVS，还要把前面的逻辑电路图添加到刚刚创建的工作库中...