【题3-4】画出图P3.4所示电路在下列两种情况下的输出电压波形:(1)忽略所有门电路的传输延迟时间;(2)考虑每个门都有传输延迟时间。输入端A、B的电压波形图如图所给出。第三章门电路解:两种情况下的电压波形图如图A3.4所示。【题3.7】试分析图3.7中各电路图的逻辑功能,写出输出的逻辑函数式。(a)图P3.7(a)电路可划分为四个反相器电路和一个三输入端的与非门电路,如图所示。从输入到输出逐级写出输出的逻辑函数式,'111'1'1'1)(,,,CBADCCBBAA''''111')(CBACBACBADY(b)图P3.7(b)电路可划分为五个反相器电路和一个或非门电路,如图所示。从输入到输出逐级写出输出的逻辑函数式:'111''''()()YABCABCABC(c)图P3.7(c)电路可划分为三个与非门电路、两个反相器电路和一个或非门电路,如图所示。从输入到输出逐级写出输出的逻辑函数式:''')(,)(,)'(,)(GINHHEFGCDFABE'''''()()'()'()()YIHABCDINHABCDINH(d)图P3.7(d)电路可划分为两个反相器电路和两个传输门电路,如图所示。从输入到输出逐级写出输出的逻辑函数式:ABBAY''【题3.8】试画出图3-8(a)(b)两个电路的输出电压波形,输入电压波形如图(c)所示。输出电压波形如右图所示:【题3.9】在图3-21所示电路中,G1和G2是两个OD输出结构的与非门74HC03,74HC03输出端MOS管截止电流为导通时允许的最大负载电流为这时对应的输出电压VOL(max)=0.33V。负载门G3-G5是3输入端或非门74HC27,每个输入端的高电平输入电流最大值为,低电平输入电流最大值为,试求在、、、、并且满足,的情况下,的取值的允许范围。uAIOH5(max)mAIOL2.5(max)uAIIH1(max)uAIIL1(max)VVOD5VVOH4.4VVOL33.0LR解:的最大允许值为:的最小允许值为:故的取值范围应为:LRkmInIVVRIHOHOHODL6.31101910524.4566(max)LRkImIVVRILOLOLODL9.0109102.533.05||63'(max)(min)LRk6.31k9.0RL【题3.10】图P3.10中的是OD输出结构的与非门74HC03,他们接成线与结构。试写出线与输出Y与输入、、、、、逻辑关系式,并计算外接电阻取值的允许范围。已知=5V,74HC03输出高电平时漏电流的最大值为,低电平输出电流最大值为此时输出低电平为负载门每个输入端的高、低电平输入电流最大值为1要求满足4.4V,0.33V。AIOH5)max(AIOLm2.5)max(VIOL33.0)max(解:在取值合理的情况下,Y的逻辑函数式为:的最大允许值为:的最小允许值为:故的取值范围应为:)(21212121'DDCCBBAAYkmInIVVRIHOHOHDDL20101010544.4566(max)kImIVVRILOLOLODL9.01010102.533.05||63'(max)(min)k20k9.0RL【题3.11】在图P3.11的三极管开关电路中,若输入信号的高、低电平分别为=5V,=0V,试计算在图中标注的参数下能否保证=时三极管饱和导通,=时三极管可靠地截止?三极管的饱和导通压降,饱和导通内阻=20。如果参数配合不当,则在电源电压和不变的情况下,应该如何修改电路参数?解:利用戴维宁定理可以将电路简化成图A3.11的形式。其中的、分别为:VVCE1.0)sat(RsatCE)(当=0时,三极管能可靠的截止。12123.97ERRRkRR105.15.118IEIvvvV105.12.25.118EvVV当=5v时,而三极管的饱和基极电流为:三极管不饱和。减小R的电阻或用β值更大的三极管可以使三极管在=5V时导通为饱和状态51055.11.695.118EvVV31.690.70.253.9710EBEBEvViAmAR()3()100.10.32()30(10.02)10ccCEsatBSCCEsatVVIAmARRBBSiI【题3.13】试分析图3.13中各电路的逻辑功能,写出输出逻辑函数式。(a)Y=AB(b)Y=A+B(c))(BAY(d)Y)时1)当((21GGA)时0)当((高阻态21GG【题3.14】指出图3.14中各门电路的输出时什么状态(高电平、低电平、高阻态)。已知这些门电路都是74系列TTL电路。解:Y1为低电平,Y2为高电平,Y3为高电平,Y4为低电平,Y5为低电平,Y6为高阻态,Y7为高电平,Y8为低电...