电工电子综合实验 ——数字计时器的设计 I、设计要求一、实验目的：1、 掌握常见集成电路工作原理和使用方法。2、 学会单元电路设计与组合方法。二、实验要求：实现 00 分 00 秒～59 分 59 秒数字计时器。三、实验内容：1、 设计实现信号源电路（f1=1Hz,f2=2Hz,f3=500Hz,f4=1KHz）。2、 设计实现 00 分 00 秒～59 分 59 秒数字计时器（计数、译码、显示）。3、 设计实现快速校分电路（K1，2Hz,校分时秒停止，含防抖动功能）。4、 设计实现可在任意时刻复位（K2）。5、 设计实现整点报时电路（59 分 53 秒、59 分 55 秒、59 分 57 秒【三低～f3】,59 分 59 秒【一高～f4】）。6、 整体完成 00 分 00 秒～59 分 59 秒数字计时器电路。四、实验器材：1、集成电路：NE555一片(多谐振荡)CD4040一片（分频）CD4518两片（8421BCD 码十进制计数器）CD4511四片（译码）74LS00三片（与非）74LS20一片（4 输入与非）74LS21两片（4 输入与门）74LS74一片（D 触发）2、电容，电阻3、共阴极双字屏两块。五、数字计时器逻辑框图：II、各元件引脚布局图及逻辑功能一、NE555一片(多谐振荡)：1、 引脚布局图：译码显示电路脉冲发生电路 计时电路报时电路校分电路清零电路2、 逻辑功能说明：NE555 是在电子科技行业广为应用的一种集成电路，用途十分广泛。在本电路中，构成时钟发生器，是整个电路的核心。其引脚布局图如图 1 所示。其中引脚 1 为接地端，引脚 2 和引脚 6 为输入端，引脚 3 为输出端，引脚 4为复位清零端，引脚 5 为调整端（通常空置或通过一个电容接地），引脚 7 位放电端，引脚 8 为电源。3、 逻辑功能表：(引脚4 )Vi1(引脚 6)Vi2(引脚 2)VO(引脚 3)0××01> Vcc> Vcc01< Vcc< Vcc11< Vcc> Vcc不变二、CD4040一片（分频）：1、 引脚布局图：3231323132312、 逻辑功能说明：CD4040 是一种常用的 12 分频集成电路。当在输入端输入某一频率的方波信号时，其 12 个输出端的输出信号分别为该输入信号频率的 2-1~2-12，在电路中利用其与 NE555 组合构成脉冲发生电路。其内部结构图如图 4 所示。引脚图如图 3 所示，其中 VDD为电源输入端，VSS为接地端，CP 端为输入端，CR 为清零端，Q1~Q12 为输出端，其输出信号频率分别为输入信号频率的 2-1~2-12。三、CD4518两片（8421BCD 码十进制计数器）：1、 引脚布局图：2、 逻辑功能说明：CD4518 时一种常...
