串行RapidIO技术介绍VIP免费

串行Rap idIO 技术简要介绍 1、 基本概念 1.1 产生背景及什么是 Rap idIO 技术？ 嵌入式系统简洁，高效，专用的特点得到了计算机，通信和信息产业的广泛认可。目前，嵌入式系统已成为通信和消费类产品的共同发展方向。Rap idIO 针对高性能嵌入式系统芯片间和板间互连而设计，是未来十几年中嵌入式系统互连的最佳选择之一。图 1 展示了 Rap idIO互连在嵌入式系统中的应用。随着高性能嵌入式系统的不断发展，芯片间及板间互连对带宽、成本、灵活性及可靠性的要求越来越高，传统的互连方式，如处理器总线、PCI 总线和以太网，都难以满足新的需求。 图 1 Rap idIO 互连在嵌入式系统中的应用 1 .1 .1 嵌入式系统市场需求 市场需求： 更高带宽 更低成本 模块化设计、可重用性更好 高速设备（芯片、板、卡及机箱）间标准互连的需求（多主机、对等通信、多个不同操作系统互连） 具备分布式处理能力 更简单的协议栈（软件开销更少、打包效率更高） 1.1.2 什么是 Rap idIO 技术？ RapidIO技术是目前世界上第一个、也是惟一的嵌入式系统互连国际标准（iso/iec18372）。因此，ATCA、AMC、UTCA、VXS、VPX 等机械标准规范都已引入 RapidIO 技术作为板卡间的标准互连技术。目前各厂商主要支持的是 2002— 2004 年间完成的 1.2 版规范，部分新发布芯片已开始支持 2005 年 6 月完成的 1.3 版规范。 1.2 发展历史 1.3 RTA（Rap idIO 行业协会）成员 1.4 分类 根据物理层接口标准，可分为并行RapidIO（8/16bits）技术和串行RapidIO(1x/4x) 技术 1.4.1 并行RapidIO（8/16bits）技术 并行RapidIO 8/16 LP-LVDS技术采用并行物理层。其在并行物理层采用IEEE 标准LVDS 技术同时发送或接收8/16bits 数据、时钟和帧信号。8 位接口需要 40 个信号引脚，16位接口需要 76 个信号引脚，其传输速率为0.5~2Gbps/link，主要适合于板级互连。 并行RapidIO 8/16 LP-LVDS 技术互连图 1.4.2 串行RapidIO(1x/4x) 技术 串行RapidIO(1x/4x) 技术采用串行物理层。其在串行物理层采用每个方向上支持一个或四个差分对信号线进行数据传输。1x 接口需要 4 个信号引脚，4x 接口需要 16 个信号引脚，其传输速率每通道为1.25 Gbps、2.5 Gbps 和3.125Gbps，主要适合于芯片级、和背板级互连。 串行RapidIO(1x/4x) 技术互连图 2、 与传统互连技术的比较 2.1 与以太网技术和 4x PCI Express ...