最新电子科技大学中山学院-电子信息学院11级EDA综合实验一：8位加法器的设计VIP免费

精品文档 精品文档 学生实验报告 系别 电子信息学院 课程名称 《EDA综合实验》 班级 终极一班 实验名称 8 位加法器设计 姓名 Benny 实验时间 2013 年n 月n 日 学号 指导教师 何惠龙 报 告 内 容 一、实验目的和任务 利用QuartusII 原理图输入方法设计简单组合电路，通过一个8 位全加器的设计掌握利用EDA 软件进行原理图输入方式的电子线路设计的详细流程。 二、实验原理介绍 一个8 位全加器可以由 2 个4 位全加器构成，加法器间的进位可以用串行方式实现，即将低位加法器的进位输出 cout 与相邻的高位加法器的最低进位输入信号cin 相接 三、设计代码（或原理图）、仿真波形及分析 新建工程，做原理图，如下图所示： 最 新 电 子 科 技 大 学 中 山 学 院 -电 子 信 息 学 院 11级 EDA综 合 实 验 一 ： 8位 加 法 器 的 设 计 --第 1页最 新 电 子 科 技 大 学 中 山 学 院 -电 子 信 息 学 院 11级 EDA综 合 实 验 一 ： 8位 加 法 器 的 设 计 --第 1页精 品 文 档 精 品 文 档 以 下 是 仿 真 结 果 ， 如 图 所 示 ： 引 脚 图 ： 最 新 电 子 科 技 大 学 中 山 学 院 -电 子 信 息 学 院 11级 EDA综 合 实 验 一 ： 8位 加 法 器 的 设 计 --第 2页最 新 电 子 科 技 大 学 中 山 学 院 -电 子 信 息 学 院 11级 EDA综 合 实 验 一 ： 8位 加 法 器 的 设 计 --第 2页精品文档 精品文档 四、实验结论与心得 心得：根据实验设计思路，我先用VHDL设计了一个全加器full_adder.vhd，编译、仿真成功后，通过元件例化的方式，采用原理图设计了一个8 位的加法器adder8.bdf ，但是在这个过程中出现了很多问题，即由于我是把这个8 位的加法器的每个全加器元件输入输出引脚分开的，因此一开始就设计了17 个输入引脚，这使得我在给输入引脚添加信号时不知道添加什么信号，才能够起到验证仿真结果是否正确的目的。 另外，我在这里还遇到了一些其他问题，由于在建立原理图文件adder8.bdf以后没有将该原理图文件设置成顶层文件，这使得我在给输入引脚添加信号时无法添加引脚。这里还存在一个问题：当通过原理图设计8 位加法器时，我不知道能不能把它当着一个整体，即3 输入2 输出。另外，怎么通过在原理图设计里面把这一思想表示出...