使用Verilog 设计的Qu artu s II 入门指南
[ModelSim][Qu artu s II][Verilog] 说明 本文的部分章节,来源于本人翻译的Terasic DE2-115 的英文入门文档
平台 硬件:艾米电子 EP2C8-2010 增强版套件 软件:Qu artu s II 10
0 + ModelSim-Altera 6
5e (Qu artu s II 10
0) Starter Edition 内容 典型的CAD 流程 开始 新建工程 录入Verilog 设计 编译设计 引脚分配 仿真设计电路 编程及配置到FPGA 器件 测试设计电路 典型的CAD 流程 计算机辅助设计(CAD)软件,使得运用可编程逻辑器件实现所需逻辑电路,变得容易
比如现场可编程门阵列(FPGA)
典型的FPGA CAD 设计流程如图 1 所示
图1 典型的FPGA CAD 设计流程 CAD 流程包含以下步骤: 设计输入——所需电路可通过原理图方式或硬件描述语言方式(如Verilog 或VHDL)进行设计
综合——输入的设计被综合进入由逻辑元素(LEs,FPGA 芯片提供)组成的电路中
功能仿真——综合电路被测试以验证其功能是否正确,次仿真不考虑时序因素
布局布线——CAD Fitter 工具决定网表中定义的LEs 如何布置成 FPGA 芯片中的实际 LEs
时序分析——分析已布局布线电路中的不同路径的传播延迟,用以指示所需电路的性能
时序仿真——测试已布局布线电路,验证其是否在功能和时序上都正确
编程及配置——设计的电路,通过编程配置开关,被实现到一个物理的FPGA 芯片
配置开关用于配置 LEs 和建立所需线路连接
本指南介绍 Qu artu s II 软件的基本特征
展示如何使用 Ve