RAM的一般结构和读写过程VIP免费

一、RAM 的一般结构和读写过程 1.RAM 的一般结构它由三部分电路组成： 1)行、列地址译码器：它是一个二进制译码器，将地址码翻译成行列对应的具体地址，然后去选通该地址的存储单元，对该单元中的信息进行读出操作或进行写入新的信息操作。 例如：一个10 位的地址码A4A3A2A1A0=00101，B4B3B2B1B0=00011 时，则将对应于第5 行第3 列的存储单元被选中。 2)存储体：它是存放大量二进制信息的“仓库”，该仓库由成千上万个存储单元组成。而每个存储单元存放着一个二进制字信息，二进制字可能是一位的，也可能多位。 存储体或RAM 的容量：存储单元的个数*每个存储单元中数据的位数。 例如，一个10 位地址的RAM，共有210 个存储单元，若每个存储单元存放一位二进制信息，则该RAM 的容量就是210(字)×1(位)=1024 字位，通常称 1K 字位(容量)。 3)I/O 及读/写控制电路：该部分电路决定着存储器是进行读出信息操作还是写入新信息操作。输入/输出缓冲器起数据的锁存作用，通常采用三态输出的电路结构。因此，RAM 可以与其它的外面电路相连接，实现信息的双向传输(即可输入，也可输出)，使信息的交换和传递十分方便。 2.RAM 的读出信息和写入新信息过程(读/写过程)：时序 访问某地址单元的地址码有效，假如你想去访问的具体地址：如A9～A0=0D3H=0011010011B，片选有效=0，选中该片RAM 为工作状态。读/写操作有效：＝1，读出信息；＝0，写入信息； 二、RAM 中的存储单元 按照数据存取的方式不同，RAM 中的存储单元分为两种：静态存储单元—静态RAM(SRAM)；动态存储单元—动态RAM(DRAM)。 1.静态存储单元(SRAM)：它由电源来维持信息，如触发器，寄存器等。 静态存储单元(SRAM)的典型结构： T5、T6、T7、T8 都是门控管，只要栅极高电平，这些管子就工作在可变电阻区，当作开关。 其中，存储单元通过T5、T6 和数据线(位线)相连；数据线又通过T7、T8 和再经输入/输出缓冲电路和输入/输出线相连接，以实现信息的传递和交换。写入信息的操作过程，在第一次写入信息之前，存储单元中的信息是随机信息。 假定要写入信息“1”： 1)地址码加入，地址有效后，相对应的行选线X 和列选线Y 都为高电平，T5、T6、T7、T8 导电； 2)片选信号有效(低电平)； 3)写入信号有效，这时三态门G2、G3 为工作态，G1 输出高阻态，信息“1”经G2、T7、T5 达到 Q 端；经G3 反相后信息“0”经T8、T6 达到。T4 导电，T3 截止，显然，信息...