锁相环原理简介VIP免费

锁相环PLL(Phase-LockedLoop)吴欢1.锁相环基本概念定义：能够自动跟踪输入信号频率与相位的闭环控制系统分类：光伏并网中的作用：保证并网电流与电网电压严格同相同频模拟锁相环(APLL)数字锁相环(DPLL)混合锁相环(HPLL)软件锁相环(SPLL)2.锁相环的工作原理相位差→电压→滤波→直流电压→VCO→频率、相位鉴相器PD环路滤波器LF压控振荡器VCO3.模拟锁相环PDLFVCOoieucu很小时：iosinsineeeeukkeioeeuk拉氏变换：io()[()()]eeUsKssLF是一个低通滤波器1R2RCeucucu1R2RCAeu(a)无源RC低通滤波器(b)有源RC低通滤波器一般地，12RR，令1122,RCRC容易得到LF的传递函数212()1()()()1caeUssFsUss221()(1)()()1(1)cbeUsAsFsUssAs当放大系数A很大时，211()bsFss0(0),(0)1,(0)absFFA2211(),(),()absFF在()cut的作用下，压控振荡器输出频率和输入信号频率i的偏差为：()ocKut由引起的相差o()t为拉氏变换：o()()ocKUssso00()()ttoctdKud锁相环路进入稳态之前，oi和参考频率不同，经过PLL的控制作用，总可以使oio。进入稳态之后，输出信号和输入信号存在一个相位差。ioeK()Fs/oKsio()iodtK仿真结果模拟锁相环存在的问题硬件电路复杂硬件电路本身难以克服的难题零点漂移器件饱和必须初始校准等4.软件锁相环SPLL的基本原理鉴相程序环路滤波程序可编程控制计数器输入信号输入信号：经过整形的TTL电平信号鉴相软件：识别采样信号和输入信号之间的相位差环路滤波程序：控制相位校正的速度与精度可编程控制计数器：计数周期受环路滤波程序控制4.1鉴相取周期（或频率）作为检测量输入信号为电网电压采样后通过硬件电路整形与其同步的TTL方波信号捕获模块捕捉到TTL上升沿，获得电网电压周期和相位SPWM信号由DSP内部软件产生，所以DSP明确了解并网电流的周期和相位得到参考输入信号和反馈采样信号refTinT4.2环路滤波逐次逼近算法0refineTT使载波周期TPR长度减10refineTT使载波周期TPR长度加1优点：超调量为0缺点：锁相速度较慢最优时间PLLa、输入信号b、输出信号c、鉴相器输出优点：锁相速度快，仅需两个周期缺点：超调量大，导致逆变器输出波形剧烈震荡t0t2t1t3T2T2T2T1T22T2-T1T2-T1有限脉冲响应PLLt0t2t1t3T1T2T2T2T1T1(3T2-T1)/2T2-T1(T2-T1)/2T2T2a、输入信号b、输出信号c、鉴相器输出并网软件锁相环程序流程电网电压输入上升沿捕捉鉴相程序软件滤波处理修改PWM周期寄存器PTR值读入当前并网电流相位