电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

Verilog实现补码一位乘法课程设计VIP免费

Verilog实现补码一位乘法课程设计_第1页
1/20
Verilog实现补码一位乘法课程设计_第2页
2/20
Verilog实现补码一位乘法课程设计_第3页
3/20
计算机科学与工程学院 课程设计报告 题 目 全 称 : Verilog 实 现 补 码 一位乘法 课程名称 : 计算机组成原理 指导老师: 文泉 职称 : 序号 学生姓名 学号 班号 成绩 1 王 清 2806306025 28063060 2 林 昕 2806306028 28063060 3 陈 琦 凯 2806306013 28063060 4 彭 程 2806306024 28063060 5 陈 云川 2806306012 28063060 6 闫科 2806306008 28063060 指导老师评语: 指导签字: 课程设计成绩: 设计过程表现 设计报告质量 总分 Verilog 实现补码一位乘法设计 目 录 第 1 章 序 言 ....................................................1 1.1 课程设计目的............................................1 1.2 课程设计作用............................................2 1.3 课程设计需求............................................2 1.3.1 Xilinx 设计软件.....................................2 1.3.2 在 x ilinx ISE 集成开发环境下,使用 Verilog HDL......2 第 2 章 正 文....................................................4 2.1 实现补码一位乘法的原理..................................4 2.2 比较补码一位乘法方法....................................6 2.2.1 分步乘法...........................................6 2.2.2 运算规则...........................................7 2.2.3 运算实例...........................................7 2.2.4 算法流程图.........................................8 2.2.5 比较法(Booth 算法)...............................8 2.3 课程设计实验代码(概要设计)............................10 2.4 课程设计详细设计方案....................................12 2.4.1 顶层方案图的设计与实现.............................13 2.4.2 功能模块的设计与实现..............................14 2.4.3 仿真调试.........................................13 第 3 章 结 论..................................................16 3.1 课程设计总结............................................16 Verilog 实现补码一位乘法设计 摘 要 本定点补码一位乘法器,具有良好的可移植性。本文介绍了定点补码一位乘法的概念已及定点补码一位乘法的的原理...

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

Verilog实现补码一位乘法课程设计

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部