vhdl基本语法VIP免费

VHDL 基础语法篇 —— VHDL VHDL 硬件描述语言 1.1 VHDL 概述 1.1.1 VHDL 的特点 VHDL 语言作为一种标准的硬件描述语言，具有结构严谨、描述能力强的特点，由于 VHDL 语言来源于 C、Fortran 等计算机高级语言，在 VHDL 语言中保留了部分高级语言的原 语句，如 if 语句、子程序和函数等，便于阅读和应用。具体特点如下： 1. 支持从系统级到门级电路的描述，既支持自底向上（bottom-up）的设计也支持从顶向下 （top-down）的设计，同时也支持结构、行为和数据流三种形式的混合描述。 2. VHDL 的设计单元的基本组成部分是实体（entity）和结构体（architecture），实体包含设 计系统单元的输入和输出端口信息，结构体描述设计单元的组成和行为，便于各模块之间数 据传送。利用单元（componet）、块（block）、过程（procure）和函数（function）等语句， 用结构化层次化的描述方法，使复杂电路的设计更加简便。采用包的概念，便于标准设计文 档资料的保存和广泛使用。 3. VHDL 语言有常数、信号和变量三种数据对象，每一个数据对象都要指定数据类型，VHDL 的数据类型丰富，有数值数据类型和逻辑数据类型，有位型和位向量型。既支持预定义的数 据类型，又支持自定义的数据类型，其定义的数据类型具有明确的物理意义，VHDL 是强类 型语言。 4. 数字系统有组合电路和时序电路，时序电路又分为同步和异步，电路的动作行为有并行 和串行动作，VHDL 语言常用语句分为并行语句和顺序语句，完全能够描述复杂的电路结构 和行为状态。 1.1.2 VHDL 语言的基本结构 VHDL 语言是数字电路的硬件描述语言，在语句结构上吸取了 Fortran 和 C 等计算机高级 语言的语句，如 IF 语句、循环语句、函数和子程序等，只要具备高级语言的编程技能和数字 逻辑电路的设计基础，就可以在较短的时间内学会 VHDL 语言。但是 VHDL 毕竟是一种描述 数字电路的工业标准语言，该种语言的标识符号、数据类型、数据对象以及描述各种电路的 语句形式和程序结构等方面具有特殊的规定，如果一开始就介绍它的语法规定，会使初学者 感到枯燥无味，不得要领。较好的办法是选取几个具有代表性的 VHDL 程序实例，先介绍整 体的程序结构，再逐步介绍程序中的语法概念。 一个 VHDL 语言的设计程序描述的是一个电路单元，这个电路单元可以是一个门电路， 或者是一个计数器，也可以是一个 CPU。一般情况下，一个完整的 VHDL...