(完整版)数字电路与逻辑设计试题与答案VIP专享VIP免费

班级学号姓名成绩A.F=[AC+C（D+E）]-EB.F=AC+C（D+E）-C.F=（AC+CD+E）-ED.6．下列四种类型的逻辑门中，可以用（A.与门 B.C.非门 D.F=Ac+C（D+E）-E）实现三种基本运算或门8.实现两个四位二进制数相乘的组合电路，应有）个输出函A.8B.9C.10D.11D.JK=11A.2B.3C.4D.5数字电路与逻辑设计（1）一．单项选择题（每题 1 分，共 10 分）1．表示任意两位无符号十进制数需要（）二进制数。A．6B．7C．8D．92．余 3 码 10001000 对应的 2421 码为（）。A．01010101B.10000101C.10111011D.111010113．补码 1．1000 的真值是（）。A．+1.0111B.-1.0111C.-0.1001D.-0.10004．标准或-与式是由（）构成的逻辑表达式。A.与项相或 B 最小项相或 C.最大项相与 D.或项相与5•根据反演规则，F 二匕+C）（C+DE）+E 的反函数为（）。9.要使 JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（）。A.JK=00B.JK=01C.JK=1010.设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（）个异或门。二. 判断题（判断各题正误，正确的在括号内记“V”，错误的在括号内记“X”,并在划线处改正。每题 2 分，共 10 分）1.原码和补码均可 实现将减法运算转化为加法运算。（）2. 逻辑函数 F(A,B,C)=nM(l,3,4,6,7),则 F(A,B,C)二工 m(0,2,5)。()3. 化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。()4.并行加法器采用先行进位(并行进位)的目的是简化电路结构。()5.图 2 所示是一个具有两条反馈回路的电平异步时序逻辑电路。()7.将 D 触发器改造成 T 触发器，图 1 所示电路中的虚线框内应是（）。A.或非门B.与非门C.异或门D.同或门图 2三. 多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题 2 分，共 10 分)1. 小数“0”的反码形式有()。A.0.00；B.1.00；C.0.1……1；D.1.1……12.逻辑函数 F=A ㊉ B 和 G=AOB 满足关系()。A.F 二 GB.F=GC.F=GD.F=G ㊉ 13.若逻辑函数 F(A,B,C)=工 m(1,2,3,6),G(A,B,C)=工 m(0,2,3,4,5,7),则 F 和 G 相“与”的结果是()。A.m2+m3B.1C.ABD.AB4. 设两输入或非门的输入为 x 和 y,输出为 z,当 z 为低电平时，有()。A.x 和 y 同为高电平；Bx 为高电平，y 为低电平；C.x 为低电平，y 为高电平；D.x 和 y 同为低电平.5. 组合逻辑电路的输出与输入的关系可用()描述。A.真值表 B.流程表C...