在串行数据传输中，数据接收端需要一些特定的信息来恢复出正确的字边界，以确定串行码流中哪些比特属于原始并行数据里的同一时钟节拍里的数据，这一处理过程称为字对齐(Word Aligner)
一些标准的协议会定义特殊的码型(常见的码型如 8B/10B 编码中的K28
5)用于字对齐处理
另一些带源同步时钟的LVDS 接口，通常会利用低频的源同步时钟来携带字对齐信息，用于接收端的正确恢复
FPGA 对上述两种方案都可以进行正确处理
对于标准协议，FPGA 通常都会有知识产权(IP)模块提供
本文主要讨论在FPGA 中利用低频源同步时钟实现低压差分信号(LVDS)接收字对齐的设计方法及步骤
LVDS 已经成为业界高速传输最普遍应用的差分标准
LVDS 的优势包括：由于采用差分信号带来的对共模噪声的免疫能力，进而提高了抗噪声能力；功率消耗较小，噪声较小等
由于LVDS 有比较好的抗躁声特性，它可以采用低至几百毫伏的信号摆幅，进而可以支持更高的数据速率
LVDS串行器/解串器(SERDES)可以完成多位宽度的并行信号到LVDS串行信号的转换以及反方向操作，如图 1 所示
有些器件提供图 1 中的随路时钟，但有些器件可能并不提供，这时LVDS 解串器还必须具有时钟恢复(CDR)功能
市面上有各种规格的LVDS SERDES 器件，此外 FPGA 或其它一些器件也都能集成 LVDS SERDES 模块
图 1：LVDS 串行器/解串器的功能示意图
为确保正确的数据传送，通过LVDS 接收器后必须能恢复字顺序，即输入到 LVDS 串行器的最高比特能够正确地出现在解串器恢复输出数据的最高比特位置上，至少是需要预先知道出现在哪个比特位置上后再进行调整
图 2 和图 3 分别给出了 4 位宽度下字顺序得到保留和没有得到保留的例子
对于图 3 的情况，需要采用一种方法找把字顺序调整过来
