1. 常用仿真命令 vlib work // 建立work 仿真库 vmap work wrok // 映射库 vlog -cover bcest *.v // 加覆盖率分析的编译 vsim -coverage -voptargs="+acc" -t ns test // 仿真文件为test.v add wave * // 将所有模块waveform. dump 出来 add wave sim:/test/t/M2/Reg_out // 将模块Reg_out 中的waveform. dump 出来 delete wave /test/i 2. SVA 断言仿真命令 vlog -sv a.v vsim -assertdebug test view assertions vsim -assertdebug ScaleBlock_tf -L xilinxcorelib_ver -L unisims_ver // 加载xilinxlib 库 3. verror 3601 // 查错 4. 给仿真工具加载xilinx 库命令 (1)加载之前将modelsim.ini 改为非“只读” (2)“运行” cmd，到xilinx目录下 (3) C:\Xilinx > compxlib -s mti_se -p c:\Modeltech_6.0\win32 -f all -l verilog -o C:\ Modeltech_6.0\Xilinx_lbis 或者 Xilinx目录下.\bin\nt\下有compxlib.exe 简单得modelsim 命令行仿真 用do 文件进行仿真真得很方便，比写testbench 方便多了，我是深有感触呀，开始时因为不知道，只知道写testbence，在小得模块也写testbench,真得很烦躁！而且信号定义什么得比较多，采用do 文件得方法就没有那么多信号定义了，管理也比较方便，呵呵，真得很方便，而且采用命令行得形式，感觉特有成就感，呵呵！ 1.运行仿真，在主窗口输入命令：vsim work.实体名 2.为时钟信号添加驱动，输入命令：force clk 0 0,1 10 -r 20，将仿真时钟设为50MHz；(设时间单位为ns) 3.打开波形窗口，输入命令：view wave 4.为波形窗口添加信号，输入命令：add wave -hex *，这里的*表示添加设计中所有的信号，-hex表示以十六进制来表示波形窗口中的信号值； 5.开始仿真，输入命令，run 3us，这时候在波形窗口中出现仿真波形 6.退出仿真，输入命令：quit � sim。 modelsim 常用命令 分类： Verilog/FPGA 2010-05-26 10:49 354 人阅读 评论(1) 收藏 举报 用do 文件进行仿真真得很方便，比写testbench 方便多了，采用do 文件没有那么多信号定义，管理也比较方便. 1.运行仿真，在主窗口输入命令：vsim work.实体名 2.为时钟信号添加驱动，输入命令：force clk 0 0,1 10 -r 20，将仿真时钟设为50MHz；(设时间单位为ns) 3.打开波形窗口，输入命令：view wave 4.为波形窗口添...
