ModelSim+Synplify+Quartus 的 Altera FPGA 的仿真与验证(1) 技术分类: EDA 工具与服务 | 2009-08-07 chenhongyi 软件要求:ModelSimSE、 SynplifyPro、 QuartusII 适用人群:初学者 源代码:mux4_to_1
v 工作内容: 1、设计一个多路选择器,利用ModelSimSE 做功能仿真; 2、利用SynplifyPro 进行综合,生成xxx
vqm 文件; 3、利用QuartusII 导入xxx
vqm 进行自动布局布线,并生成xxx
vo(Verilog 4、利用ModelSimSE 做后仿真,看是否满足要求
仿真器(Simulator)是用来仿真电路的波形
综合工具(Synthesizer)的功能是将HDL 转换成由电路所组成的Netlist
一般而言,在电路设计的仿真上可分为Pre-Sim 和 Post-Sim
Pre-Sim 是针而Post-Sim 则是针对综合过且做完成了AutoPlaceandRoute( APR)的电路进行仿真,以确保所设计的电路实现在FPGA 上时,与Pre-Sim 的功能一样
1、前仿真(Pre-Sim) 步骤一:打开ModelSimSE,然后建立一个Project; ※建立Project 的方式为点选File→ New→ Project…; ※设定ProjectName 与 Projectlocation,按OK 即可建立Project
步骤二:新增设计文档或加入文档
※新增文档的方式为点选File→ New→ Source→ Verilog,然后对文档进行编辑并储存为xxx
v; ※加入文档的方式为点选File→ AddtoProject→ File
,然后点选xxx
v; 步骤三:编译(Compile)