时序逻辑电路练习题

一、填空题1. 基本 RS 触发器，当 R、S 都接高电平时，该触发器具有功能。2. D 触发器的特性方程为；J-K 触发器的特性方程为。3. T 触发器的特性方程为。4. 仅具有“置 0”“置 1”功能的触发器叫。5._______________________________________________________________时钟有效边沿到来时，输出状态和输入信号相同的触发器叫。6. 若 D 触发器的 D 端连在 Q 端上，经 100 个脉冲作用后，其次态为 0,则现态应为。7. JK 触发器 J 与 K 相接作为一个输入时相当于触发器。8. 触发器有—个稳定状态，它可以记录位二进制码，存储 8 位二进制信息需要—个触发器。9._____________________________________________________时序电路的次态输出不仅与即时输入有关，而且还与有关。10. 时序逻辑电路一般由和两部分组成的。11. 计数器按内部各触发器的动作步调，可分为计数器和计数器。12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、—计数器和计数器。13.____________________________________要构成五进制计数器，至少需要级触发器。14. 设集成十进制（默认为 8421 码）加法计数器的初态为 Q4Q3Q2Q1=1001，则经过 5 个 CP脉冲以后计数器的状态为_。15. 欲将某时钟频率为 32MHz 的 CP 变为 16MHz 的 CP,需要二进制计数器_个。16. 在各种寄存器中，存放 N 位二进制数码需要个触发器。17. 有一个移位寄存器,高位在左,低位在右,欲将存放在该移位寄存器中的二进制数乘上十进制数 4,则需将该移位寄存器中的数移位，需要—个移位脉冲。18. 某单稳态触发器在无外触发信号时输出为 0 态,在外加触发信号时,输出跳变为 1 态,因此其稳态为态，暂稳态为态。19.____________________单稳态触发器有个稳定状态，多谐振荡器有个稳定状态。20.______________________________________________单稳态触发器在外加触发信号作用下能够由状态翻转到状态。21.____________________________________________集成单稳态触发器的暂稳维持时间取决于。22. 多谐振荡器的振荡周期为 T 二 tw1+tw2,其中七叫为正脉冲宽度，tw2为负脉冲宽度，则占空比应为。23.__________________________________________________施密特触发器有—个阈值电压，分别称作和。24. 触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。25._____________________________...