电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

序列检测器设计modelsimverilog实验报告

序列检测器设计modelsimverilog实验报告_第1页
1/7
序列检测器设计modelsimverilog实验报告_第2页
2/7
序列检测器设计modelsimverilog实验报告_第3页
3/7
实验四-序列检测 一、实验目的: 1.实验目的:通过学习硬件编程语言,掌握一般时序逻辑分析的方法。 2.学会使用Verilog 语言编写实现任意序列检测。 3.学会使用Verilog 编写测试文件testbech 的方法并在Modelsim 中实现时序仿真。 二、实验设备 1.PC 机一台 2.Modelsim 软件 三、实验内容: 序列检测器是能够与从二进制码流中检测出一组特定序列的信号的时序电路。通过接受的序列号与检测其预设值比较,当检测到输入信号匹配时,输出响应的指示。 设计序列检测器,要求能够识别序列“10010”。din 为数字码流的输入,z 是检测标记的输出,高电平表示“发现指定序列”,低电平表示“没有发现指定的序列”。 检测序列“10010”时序输入与输出示例如下: T 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 … x 0 0 0 1 1 0 0 1 0 0 1 0 0 0 0 1 0 0 1 0 … z 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 … Table 1 - 序列检测时序输入与输出示例 1.打开 Modelsim 软件,切换目录至常用位置,这里选择 D:\seqdet。(注,在D:\seqdet目录下一保存有序列检测文件seqdet.v 和测试文件seqdet_tb.v,源程序在附录里) 2.然后新建工程,File ->New ->Project,建立工程工程为seqdet,设置如下,并在接下来的步骤中添加序列检测文件seqdet.v 和测试文件seqdet_tb.v。 4.编译文件 编译无误后,进行仿真 5.文件仿真 在弹出的窗口中选择Design->w ork->seqdet_tb,默认选中优化选项。选择OK 6.添加信号到wave 视图中。在仿真状态下,切换到左侧导航窗口到object 视图下,添加信号T,clk,rst,x,z,q 到wave 窗口中, 添加完成后如图所示: 7.运行仿真至1000ns,,波形图显示如图所示: 8.结果分析:对上述图形分析如下, 当rst 复位信号为高电平时,输入使能,输入的x 序列为x:0001_1001_0010_0001_0010_1000。用蓝色表示的为第一次检测到匹配序列“10010”,黄色表示为第二次匹配序列,紫色表示为第三次匹配序列。z 分别在这三处匹配时输出高电平,其他为低电平,实现了序列检测的功能。 四,程序: ①源程序模块 seqdet.v : module seqdet ( input wire x, //信号输入 input wire clk, //时钟信号 input wire rst, output wire z, output reg [4:0] q //序列输出 ); wire [4:0] q_next; assign q_ne...

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

序列检测器设计modelsimverilog实验报告

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部