信 息 工 程 学 院1数字逻辑与数字系统实验 / 实习报告学院 : 信息工程学院班级 : 信息 111 姓名 : 朱伟定学号 :2011013259 成绩 : 实验二组合逻辑电路分析与设计一、 实验目的1. 掌握组合逻辑电路的分析方法与测试方法；2. 掌握组合逻辑电路的设计方法。二、实验预习要求1. 熟悉门电路工作原理及相应的逻辑表达式；2. 熟悉数字集成电路的引脚位置及引脚用途；3. 预习组合逻辑电路的分析与设计步骤。三、实验原理通常，逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。电路在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前的状态无关的逻辑电路称为组合逻辑电路。1．组合逻辑电路的分析过程，一般分为如下三步进行：（1）由逻辑图写出输出端的逻辑表达式；（2）画出真值表；（3）根据对真值表进行分析，确定电路功能。2．组合逻辑电路的一般设计过程为图实验2.1 所示。设计过程中，“最简”是指电路所用器件最少，器件的种类最少，而且器件之间的连线也最少。四、实验仪器设备1．TPE－ADⅡ实验箱（ +5V电源，单脉冲源，连续脉冲源，逻辑电平开关，LED显示，面包板数码管等） 1 台；2． 四两输入集成与非门74LS00 2 片；3. 四两输入集成异或门74LS86 1 片；4. 两四输入集成与非门74LS20 3 片。五、实验内容及方法1．分析、测试 74LS00组成的半加器的逻辑功能。（1）用 74LS00组成半加器，如图实验2.2 所示电路，写出逻辑表达式并化简，验证逻辑关系。ABCBABASii（2）列出真值表。ABSiCi0000011011011010实际逻辑问题真值卡诺图化最 简 逻辑 表 达逻 辑电 路逻 辑代 数逻辑抽象图实验 2.1 组合逻辑电路设计方框图（3）分析、测试用异或门74LS86与 74LS00组成的半加器的逻辑功能，自己画出电路，将测试结果填入自拟表格中，并验证逻辑关系。图实验 2.2 由与非门组成的半加器电路2．分析、测试全加器电路 ，设计用 74LS86和 74LS00组成全加器电路 ，用异或门、与门和或门组成的全加器如图实验2.3 所示，将测试结果填于真值表内，验证其逻辑关系。全加和 : 1)(iiiiCBAS进 位：1()iiiiiiCAB CA B1. 逻辑电路图：图实验 2.3 全加器电路图2.真值表如下：3．设计：用“与非门”设计一个表决电路。当四个输入端中有3 个或 4 个“1”时输出为“ 1”ABCi-1SiCi0000000110010100110110010101011100111111（1） 写出真值表。表实验 2.1 真值表输入输出输入输出ABCD...
