1 4 位二进制乘法器的设计 一、概述 4 位二进制乘法器在实际中的应用相当广泛，是一些计算器的基本组成部分，其原理适用于很多计算器和大型计算机，它涉及到时序逻辑电路如何设计、分析和工作等方面。通过此电路更深刻的了解时序逻辑部件的工作原理，从而掌握如何根据需要设计满足要求的各种电路图，解决生活中的实际问题，将所学知识应用于实践中。 根据任务书设计电路主要要求是：绘制出电路的原理图，并且诠释每部分的功能；根据设计的电路图分析所需要元器件种类和个数；根据技术指标制定实验方案，验证所设计的电路；进行实验数据处理和分析。 设计任务技术指标；输入数据：被乘数 X（0000~1111）；乘数 Y（0000~1111）；输入命令：启动信号S1，高有效。输出数据：乘积C（00000000~11100001）；其乘积可以存贮。 二、方案说明 此方案采用 74LS194 双向移位寄存器，74LS283 加法器和 74LS00、74LS04等门电路。乘法就是反复进行移位和加法，被乘数放入MD 寄存器，乘数放入MQ寄存器，A 寄存器中放结果 ，乘数的位数放在 C 寄存器中。AC 寄存器的初 值 为 0。A 寄存器的内 容 被右 移时，最 高位移入0，其最 低 位内 容 被移入MQ 的最 高位。C寄存器右 移时，其最 高位移入1。若MQ 寄存器的最 低 位（用 M(0)来 表 示 ）为1时，将被乘数与 A 寄存器中的内 容 用全 加器相加后 ，将结果 放回 A 寄存器中保 存。若 M(0)的值 为 0，将 0 与 A 寄存器的内 容 相加，将其结果 再 存入A 寄存器。接 着 ，将 A、MQ、C 寄存器的内 容 右 移1 位。将此动作反复进行乘数位数那 么 多遍 。此乘法电路通过同 步 电路操 作，运 算与 时钟 脉 冲 同 步 进行。 从以上 方案中可知，方案设有信号发 生电路，数据输入电路，移位寄存电路，加法电路和运 算结束 判 断 电路和启动电路。各部分功能明确 且之 间 的联 系 容 易 理解，所以采用这 种方案。 原理框 图如图 1 所示 。 2 图1 4 位二进制乘法器电路的原理框图 三、电路设计 1. 信号发生电路 因为 A 寄存器起着存储并移位的作用，所以它的时钟信号频率应为主时钟频率的2 倍，占空比相同且都大于 50%，如图2 信号发生电路。 图2 信号发生电路 加法器 E(触发器） 寄存器B(被乘数) 计数器P 检 n 寄存器A(累加和) 寄存器Q(乘数) 进位 Q0 Z 主 时 钟 信 号50HZ，占空...
