Cadence Allegro 16.5 层叠设置 ——孙海峰 对于刚学习 Cadence Allegro ，或者刚从其他 EDA 软件（如 Protel）转为Allegro 使用上的朋友，其颜色设置、层叠意义往往使人望而却步。如此多的额叠层，更细致的、更可靠的层叠设置，如何更好的理解和把握，哪些层叠对于我们设计是常用或必需的呢，我将在以下做详细的介绍。 打开 Cadence Allegro 16.5，进入 Cadence PCB 设计环境，点击工具栏的按钮，或执行菜单 Display /Color/Visibility 命令，打开层叠颜色设置的界面，以此为基础，我来介绍详细的层叠意义。 在弹出的颜色设置对话框中可以看到，Cadence Allegro 16.5 设计环境将颜色设置分为不同类型层叠，根据个人习惯分别进行设置，要设置好，先必须了解各个层叠的具体意义。 1、 PCB 基本叠层 Stack-u p 设置 a) Subclass 子层叠，表示 PCB 中具体层叠，包括：Top 层、Bottom 层、内层（POW/GND）、阻焊层（Soldermask_Top/Soldermask_Bottom ）、加焊层（Pastemak_Top/Pastemask_Bottom ），其他 Subclass 子层叠目前设计中不需要用到，包括底片应用层（Filmmasktop/Filmmaskbottom）等，这些不常用的层叠不用花时间去了解的，与目前无关。 b) 子层叠相应的对象 Objects，与上述的 Subclass 一起使用，用以显示不同子层叠上相应对象，包括子层叠上对应的 Pin 引脚、Via 过孔、Etch 走线、DRC 规则错误、Plan 覆铜平面、Anti Etch 隔离走线（用于铜皮分割），这样既可配合子层叠，设置对应层不同对象的颜色。此外， Boundary 轮廓、Cativy 埋入式器件腔体等对象暂时不用去考虑，与现在大部分 PCB 设计暂时没有关系。 2、 PCB 区域叠层 Areas 设置 高速 PCB 设计经常会用到区域的概念，包括：Constraint Region 高速区域约束的特殊规则区域、Route Keep Out 禁止布线区域、Via Keep Out 禁止放置过孔区域、Package Keep Out 禁止布局区域、Package Keep In 允许布局区域、Route Keep In 允许布线区域，这里的区域都需要熟悉，我们在做高速协同的PCB 设计时，这些区域叠层都必须用到的。 3、 PCB 总体结构层叠Board Geometry 在Allegro PCB 设计中，其总体的结构层叠就在Board Geometry 的层叠设置中，其中很多层叠对于我们PCB 设计而言，是不用考虑的。 下面介绍下 PCB 工程师主要关注的层叠，包括 PCB 板框层Outline、PCB 的丝印（Si...
