工艺报告 采用1.2um 的Analog BiCMOS 工艺，两层金属互连线、一层多晶硅，即1P2M 的BiCMOS，电路结构为数模混合的BiCMOS 硅栅结构。P 衬底 P 外延，N 阱，集电极扩散隔离（CDI, collector-diffu sed-isolation）。其典型工艺剖面图如下：其图如下: NBLNBL1st P-epi on P-subs2nd P-epiNSDSidewallspacerPSDNSDPolyPSDNSDPSDDeep N+PMOSNMOSVNPNBaseN-WellN-Well 图1 在Metallization and Protective Overcoat工序之前的BiCMOS典型工艺剖面图 一、 MOS Transistor 版图上出现的MOS 管大部分都是典型的工艺，对于典型工艺的MOS，我们只给出 Poly 层照片及其 Cross section，不做特别说明。 1、PMOS 图 2 PMOS Transistor 的Poly 层照片 图3 Cross section of a PMOS Transistor 2、nmos 图4 NMOS Transistor 的Poly 层照片 图5 Cross section of a NMOS Transistor 3、Waffle transistor 版图上的一半面积都用来做电路中的一个关键器件——Waffle transistor，版图示意如上。源漏区域为矩阵结构，且漏极也做在n 阱中，为非自对准工艺，可承受高压大电流。Waffle transistor 比常规的交叉指型管多提供33％的跨导，但是，这将使镀金电阻成为Rds(on)的主要组成部分，而且会使得源漏部分的雪崩击穿电压比晶体管其它部分低，衬底接触也不好。 图6 Waffle Transistor 的Poly 层照片 N-wellP-subsGGGGS/DD/SS/D 图7 Cross section of a Waffle Transistor 4、VDMOS 图8 二、Bipolar Transistors 版图上出现的BTJ 大部分都是典型的Bipolar 工艺，对于典型工艺的BTJ，我们只给出 Poly层照片及其Cross section，也不做特别说明。 1、PNP transistors （1）Lateral PNP transistor： 图 9 Lateral PNP transistor 的 Poly 层照片 图 10 Cross section of a Lateral PNP transistor （2）Substrate PNP transistor： P-subsP-epiEmitterBaseCBEBOIIso 图 11 Cross section of a Substrate PNP transistor （3）Split Collector PNP transistor 多集电极晶体管通常用来做成电流镜，一个简单的1：1 的电流镜用一个多集电极晶体管的两对集电极构成，这样做可以节省空间，但有可能不如两个单独的横向PNP 晶体管精确。 图12Split Collector PNP transistor 的Poly 层照片 BOINBLBCEC Base diffusionP-epiP-subs 图13 ...
