《集成电路设计原理》试卷及答案

第 1 页 共5 页 电科《集成电路原理》期末考试试卷 一、填空题 1.（1分） 年，第一次观测到了具有放大作用的晶体管。 2．（2分）摩尔定律是指 。 3. 集成电路按工作原理来分可分为 、 、 。 4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。 5.（ 4分 ） MOSFET 可 以分为 、 、 、 四种基本类型。 6.（3分）影响 MOSFET阈值电压的因素有： 、 以及 。 7.（2分）在 CMOS反相器中，Vin，Vout分别作为PMOS和 NMOS的 和 ； 作为PMOS的源极和体端， 作为NMOS的源极和体端。 8．（2分）CMOS逻辑电路的功耗可以分为 和 。 9.（3分）下图的传输门阵列中5DDVV,各管的阈值电压1TVV，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压 Y1= V，Y2= V，Y3= V。 V DDY 1Y 3Y 2 10.（6分）写出下列电路输出信号的逻辑表达式：Y1= ；Y2= ；Y3= 。 AABBCCDDVDDY 1VDDABY 2ABM1M2VDDM3M4CVV12MMMMP1P2N1N2Y 3 第 2 页 共5 页 二、画图题：（共 12分） 1．（6分）画出由静态CMOS电路实现逻辑关系YABDCD的电路图，要求使用的MOS管最少。 2.（6分）用动态电路级联实现逻辑功能 YABC,画出其相应的电路图。 三、简答题：（每小题 5分，共 20分） 1.简单说明 n阱 CMOS的制作工艺流程，n阱的作用是什么？ 2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？ 第 3 页 共5 页 3.简述静态CMOS电路的优点。 4.简述动态电路的优点和存在的问题。 四、分析设计题：（共 38分 1.（12分）考虑标准0.13m CMOS工艺下NMOS管，宽长比为W/L=0 .2 6/ 0 .1 3mm，栅氧厚度为2 .6oxtnm，室温下电子迁移率22 2 0/ncmV s ，阈值电压TV =0.3V,计算1 .0GSVV、0 .3DSVV和0.9V时DI 的大小。已知：1 48 .8 51 0/oF cm，3 .9ox。 第 4 页 共5 页 2．（12分）如图所示，M1和M2两管串联，且BGTAVVVV，请问： 1) 若都是NMOS，它们各工作在什么状态? 2) 若都是PMOS，它们各工作在什么状态? 3) 证明两管串联的等效导电因子是effK1212/()K KKK。 第 5 页 共5 页 3．（14分）设计一个CMOS反相器，要求在驱动10fF外部负载电容的情况下，输出上升时间和下降时间都不能大于40ps，并要求最大噪声容限不小于0.55V。针对0.13m工艺，已知：0 .3 0TNV...