第四章组合逻辑模块及其应用

精品文档---下载后可任意编辑 第四章 组合逻辑模块及其应用 根本要求1. 熟练掌握译码器、编码器、数据选择器、数值比拟器的逻辑功能及常用中规模集成电路的应用。2. 熟练掌握半加器、全加器的逻辑功能，设计方法。3. 正确理解以下根本概念：编码、译码、组合逻辑电路、时序逻辑电路。 习题 试用与非门设计一个译码器。译码器的输入是5 进制计数器的输出 Q 、Q 、3 2Q1，译码器的输出为W ～W ，其真值表如表题 所示。03表题 输 入输 出Q3Q2Q1W0W1W2W3W40000011001000000001110010000000精品文档---下载后可任意编辑100010001 试用与非门设计一个译码器，译出对应信号，其余 13 个状态为无效状态。ABCD =0011、0111、1111 状态的三个 图题 是一个三态门接成的总线电路，试用与非门设计一个最简的译码器，要求译码器输出端 L 、L 、L 轮流输出高电平以控制三态门，把三组数据D 、D 、 D1 2 3123反相后依次送到总线上。 为了使 74138 译码器的第 10 脚输出为低电平， 请标出各输入端应置的逻辑电平。 由译码器 74138 和门电路组成的电路如图题 所示， 试写出 L 、L 的最简表达式。 试用译码器 74138 和适当的门电路实现逻辑函数：12L ABC ABC ABC ABCL= 试用译码器 74138 和适当的门电路实现下面多输出逻辑函数：L1 AB〔1〕〔2〕L2 AB C AB精品文档---下载后可任意编辑 2L3 B C〔3〕 试用译码器 7442 和适当的门电路实现下面多输出逻辑函数：〔1〕L = m 0 2 4 6 7∑ 〔 ， ， ， ， 〕1〔2〕L = m 1 3 4 5 92 ∑ 〔 ， ， ， ， 〕L1L2D121&&L1△△△END1总线译码LYYY Y Y3 Y2 Y1 Y2376EN54074138器D31G1 G2A G2BA2A0AB1LEN100AC图题 图题 应用译码器 74138 设计一个能对 32 个地址进行译码的译码系统。 应用 74138 和其他逻辑门设计一地址译码器，要求地址范围是十六进制精品文档---下载后可任意编辑00～ 3F。 使用七段集成显示译码器7448 和发光二极管显示器组成一个7 位数字的译码显示电路，要求将 显示成 ，各片的控制端应如何处置？画出外部接线图。〔不考虑小数点的显示〕 试用 4 选 1 数据选择器别离实现以下逻辑函数：LF ( A, B)〔1〕〔2〕〔3〕〔4〕∑m〔0，1，3〕1LLLF ( A, B,C)AB BC∑ m〔 0，1，5，7〕234ABC A(B C) 试用 8 选 1 数据选择器 74151 别离实现以下逻辑函数：LF ( A, B,C...