数字逻辑课程设计---数字时钟 1、数字规律数字规律课程设计报告课程设计报告课程名称：EDA 设计题目：数字时钟专业：通信工程班级：姓名：学号：一、设计目的一、设计目的 1、娴熟地运用数字系统的设计方法进行数字系统设计；2、能进行较冗杂的数字系统设计；3、按要求设计一个冗杂的组合规律电路；二、设计内容二、设计内容1、要求显示秒、分、时，显示格式如下：图 2.1 显示格式 2、可调时，有闹钟。三、设计原理三、设计原理数字钟的基本工作原理：数字钟的基本工作原理：数字钟以其显示时间的直观性、走时精确性作为一种计时工具，数字钟的基本组成部分别不开计数器，在掌握规律电路的掌握下完成预定 2、的各项功能。数字钟的基本原理方框图如下：数字原理框图 1〕时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60 进制计数，即从 0 到 59 循环计数，时钟——24 进制计数，即从 0 到 23 循环计数，并且在数码管上显示数值。2〕时间设置：手动调整分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过试验板上的key0 键和 key1 键进行任意的调整，因为我们用的时钟信号均是经分频器后变成1HZ 的，所以每 LED 灯改变一次就来一个脉冲，即计数一次。3〕md1 为使能端，低电平常正常显示时间，高电平常设置闹钟。 3、可以依据我们自己的需要任意设置闹钟的时间，并且闹钟可持续一分钟。依据总体方框图及各部分安排的功能可知，本系统可以由秒计数器、分钟计数器、小时计数器、闹钟、分的调整以及小时的调整和一个顶层文件构成。采纳自顶向下的设计方法，子模块利用 VHDL 语言设计，顶层文件用原理图的设计方法。显示：小时采纳 24 进制，而分钟均是采纳 6 进制和 10 进制的组合。四：试验仪器计算机一台五：设计步骤 1：建立文件夹，用于存放试验内容。2：建立原理图文件。原理图如下：3：建立波形文件，输入变量，进行仿真，仿真结果4 显示程序 libraryIEEE;useIEEE.S 4、TD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entityXIANSHIDZBisPort(Clk:instd_logic;--状态机时钟信号，同时也是液晶时钟信号状态机时钟信号，同时也是液晶时钟信号R0,R1,R2:instd_logic_vector(7downto0);rs:bufferstd_logic;rw:outstd_logic;--液晶读写信号液晶读写信号 en:outstd_logic;--液晶使能信号液晶使 5、能信号 Clk_Out:b...
