FPGA现场可编程器的DSP设计方法

FPGA 的 DSP 设计方法DSP 正在成为一种几乎无处不在的技术，不仅应用在众多消费电子、汽车与产品中，而且也进入越来越先进的设备。 诸如无线基站、雷达信号处理、指纹识别以与软件无线电等应用都要求极高的处理能力。这些新类型的高性能 DSP 应用推动独立处理器的性能走高，而为了提升性能，硬件解决方案也在不断进展。 在 90 年代初，设计者面临的挑战是，如何采纳多个处理器以汇聚更多的处理能力，从而满足他们的性能要求。但是在协调多个处理器的功能时，系统级设计变得极为困难，更不用说这种方法既昂贵又浪费资源。 当第一种实现 DSP 的 FPGA 出现时，DSP 设计者开始利用这种器件来支援处理器的能力。在这种方法中，FPGA 通过加速 DSP 算法的关键部分(这对性能至关重要)，可以补充处理器的不足。 今日的专用 FPGA，如 Xilinx 公司的 Virtex 4 或 Altera 公司的Stratix II 等蕴藏着巨大的潜力，可通过并行化来提高性能。的确，DSP 专用 FPGA 技术已显示出可提供比其它实现方案高 100 倍的性能优势。因此，在 FPGA 中包含一颗标准 DSP 的情况变得越来越普遍，而且估计以此种方式来使用 FPGA 的设计将迅速增加。不过，伴随着这种强大的硬件能力，设计者面临如何有效实现这些基于 FPGA 的 DSP 系统的问题。这种大型的复杂设计对传统的DSP 设计方法提出了挑战。这在很大程度上是因为以下事实，即在DSP 应用中，传统的 FPGA 设计流程没有充分利用一个高效设计流程的两个关键要素：综合技术与可移植 IP。 那些利用综合技术来设计 ASIC 的人都很清楚综合技术的优势。对基于 FPGA 的 DSP 来说，该技术是关键，它使设计进入处于高级的抽象水平并能自动探究面积与性能之间的折衷。快速设计进入与高抽象水平与自动化的结合，不仅能提供单一的设计示例，而且还能提供各种可供选择的实现结果。 对于性能优先于面积的应用来说，它可能需要包含数百个乘法器的实现方案。这种方法将具有很快的速度，但也会消耗大量硅片面积。同样，对于那些对面积更敏感的应用来说，实现方案应使用性能较低、数量较少的乘法器，以得到占位面积更小的结果。这些类型的折衷对基于 FPGA 的高级 DSP 的开发来说至关重要，因而要求有功能强大的工具。 高效 DSP 开发的另一个关键要素是拥有恰当的构建模块或 IP。适合于这些应用的 IP 具有两个主要属性：可扩展性与可移植性。 与适用性相对较低的同类 IP 相比...