带通滤波电路设计说明

下载本文档

阅读 104
下载 19
格式 doc
大小 916 KB
约9页
2025-04-16 发布于天津市
收藏
评论
点赞(0)
海报
举报

1/9页

2/9页

3/9页

在线预览已结束，请下载后查看完整版，加入VIP享文档下载特权

文本预览下载提示常见问题

带通滤波电路设计一．设计要求（1）信号通过频率围 f 在 100 Hz 至 10 kHz 之间；（2）滤波电路在 1 kHz 的幅频响应必须在±1 dB 围，而在 100 Hz 至 10 kHz 滤波电路的幅频衰减应当在 1 kHz 时值的±3 dB 围；（3）在 10 Hz 时幅频衰减应为 26 dB，而在 100 kHz 时幅频衰减应至少为 16 dB。二．电路组成原理由图（1）所示带通滤波电路的幅频响应与高通、低通滤波电路的幅频响应进行比较，不难发现低通与高通滤波电路相串联如图（2），可以构成带通滤波电路，条件是低通滤波电路的截止角频率 WH大于高通电路的截止角频率 WL，两者覆盖的通带就提供了一个带通响应。图（1）低通截止角频率高通截止角频率必须满足 WL

1、当您付费下载文档后，您只拥有了使用权限，并不意味着购买了版权，文档只能用于自身使用，不得用于其他商业用途（如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利）。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。
3、如文档内容存在违规，或者侵犯商业秘密、侵犯著作权等，请点击“违规举报”。

碎片内容