高速无线数传接收设备管理论文

高速无线数传接收设备管理论文 摘要：介绍了一种利用 USB2.0 接口芯片 ISP1581 并配合FPGA 芯片 EP1K30T144 和 DSP 芯片 TMS320F206 实现无线数传接收设备中数据接收存储的方法。这种方法具有接口简单、使用方便等特点。 关键词：位同步帧同步 USB2.0 差错控制 数据接收存储技术革新是信号采集处理领域内的一个重要课题。利用这种技术，可以把信号的实时采集和精确处理在时间上分为两个阶段，有利于获得令人更满意的处理结果。在无线数传接收设备中应用数据接收存储方法时，除了要满足数据传输速率和差错控制方面的要求外，还需要考虑如何使设备易于携带、接口简单、使用方便。 传统外设接口技术不但数据传输速率较低，独占中断、I/O地址、DMA 通道等计算机系统关键资源，容易造成资源冲突问题，而且使用时繁杂的安装配置手续也给终端用户带来了诸多不便。近年来，USB 接口技术迅速进展，新型计算机纷纷对其提供支持 。USB2.0 是 USB 技术进展的最新成果，利用 USB2.0 接口技术开发计算机外设，不但可以借用其差错控制机制[1][6]减轻开发人员的负担、获得高速数据传输能力（480Mb/s），而且可以实现便捷的机箱外即插即用特性，方便终端用户的使用。 1 无线数传接设备总体构成 无线数传接收设备是某靶场测量系统的一个重要组成部分。如图 1 所示，该设备由遥测接收机利用天线接收经过调制的无线电波信号，解调后形成传输速率为 4Mb/s 的 RS-422 电平差分串行数据流。以帧同步字打头的有效数据帧周期性地出现在这些串行数据中。数据转存系统从中提取出有效的数据帧，并在帧同步字后插入利用 GPS 接收机生成的本地时间信息，用于记录该帧数据被接收到的时间，然后送给主机硬件保存。 在无线数传接收设备中，数据转存系统是实现数据接收存储的关键子系统。下面将详细介绍该系统的硬件实现及工作过程。 2 数据转存系统基本构成及硬件实现 数据转存系统主要由 FPGA 模块、DSP 模块、USB2.0 接口芯片构成，各个模块之间的相互关系如图 2 所示示。图中，4Mb/s的串行数据输入信号 SDI 已由 RS-422 差分电平转换为 CMOS 电平。为突出重点，不太重要的信号连线未在图中绘出。下面分别介绍这几个模块的主要功能。 2.1FPGA 模块实现及春功能 FPGA 模块在 Altera 公司 ACEX 系列的 EP1K30TI144-2 芯片中实现。其中主要的功能子模块有：位同步逻辑、帧同步逻辑、授时时钟和译码逻辑。位同步逻辑主...