海思芯片HTOL老化测试技术规范

HTOL 测试技术规范拟制：克鲁鲁尔审核：批准：日期：2019-10-30历史版本记录版本时间起草/修改人内容描述审核人批准人V1.02019-10-30克鲁鲁尔首次发布适用范围:该测试它以电压、温度拉偏方式，加速的方式模拟芯片的运行状况，用于芯片寿命和长期上电运行的可靠性评估。本规范适用于量产芯片验证测试阶段的 HTOL 老化测试需求。简介：HTOL(HighTemperatureOperatingLife)测试是芯片电路可靠性的一项关键性的基础测试，它用应力加速的方式模拟芯片的长期运行，以此评估芯片寿命和长期上电运行的可靠性通常称为老化测试。本规范介绍 DFT 和 EVB 两种模式的 HTOL 测试方法，HTOL 可靠性测试工程师需要依据实际情况选择合适的模式完成 HTOL 测试。引用文件：下列文件中的条款通过本规范的引用而成为本规范的条款。凡是注日期的引用文件，其随后所有的修改单(不包括勘误的内容)或修订版均不适用于本规范，然而，鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。凡是不注日期的引用文件，其最新版本适用于本规范。序号参考标准说明1JESD22-A108DHTOL 标准2JESD47I可靠性总体标准3JESD74A半导体早期失效计算方法标准1.测试流程1.1HTOL 测试概要HTOL 主要用于评估芯片的寿命和电路可靠性，需要项目 SE、封装工程师、可靠性工程师、硬件工程师、FT 测试工程师共同参与，主要工作包括：HTOL 向量、HTOL 测试方案、HTOL 环境调试、HTOL 测试流程执行、测试结果分析、失效定位等。HTOL 可以用两种方式进行测试：DFT 测试模式和 EVB 测试模式。1.2DFT 和 EVB 模式对比DFT(DesignForTestability)测试模式：集成度较高的 IC 一般有 DFT 设计，其 HTOL 模式一般在 DFT 测试模式下进行，以扫描链、内建 BIST、内部环回、JTAG,实现内部逻辑的翻转、读写、自测试和 I0 的翻转等，其数字逻辑、memory、IP、IO 的以串行方式运行。EVB(EvaluationBoard)功能模式：即正常应用模式，HTOL 也可以在该模式下更符合实际应用场景，该模式下芯片各模块一般按照真实的应用场景并行运行。DFT 模式 HTOLEVB 模式 HTOL说明晶体管覆盖率高低1、DFT 模式天生具备极高晶体管覆盖率2、EVB 功能模式对晶体管覆盖率难以掌控电路覆盖率高中1、DFT 方式可以确保所有电路血都有覆盖2、取决于实际电路，不一定覆盖所有电路覆盖方式Stuck-At/BIST/LoopbackFunction1、DFT:测试专用，不同于实际功能模式2、EVB:跑实际业务场景电...