2025年CPLD大作业—电子时钟设计

CPLD 大作业汇报 ——电子时钟设计姓名：班级：控制（学号：试验日期：12 月 15 日一、试验内容：1.使用 CPLD 设计电子钟电路框图，并对重要功能进行解释；2.设计小时、分、秒处理功能模块的 VHDL 程序；二、试验规定：1.编写小时、分、秒处理功能模块编程。2.对仿真图形进行分析，对关键处的时序进行解释。3.每个人的小时、分、秒数都不一样。根据任务布置，本设计的小时、分、秒数分别为 24、32、32。三、 模块设计1. 一种模块实现的数字钟设计方案（1）时钟 VHDL 源程序LIBRARY ieee; USE ieee.std_logic_1164.all;ENTITY clk32 ISPORT( CLRN,LDN,EN,CLK : IN STD_LOGIC; Sa, Ma, Ha : IN INTEGER RANGE 0 TO 9; Sb, Mb : IN INTEGER RANGE 0 TO 3; Hb : IN INTEGER RANGE 0 TO 2; QSa,QMa,QHa : OUT INTEGER RANGE 0 TO 9; QSb,QMb : OUT INTEGER RANGE 0 TO 3; QHb : OUT INTEGER RANGE 0 TO 2 );END clk32;ARCHITECTURE clock OF clk32 ISBEGINPROCESS (CLK)VARIABLE tmpsa,tmpma,tmpha : INTEGER RANGE 0 TO 9;VARIABLE tmpsb, tmpmb : INTEGER RANGE 0 TO 4;VARIABLE tmphb : INTEGER RANGE 0 TO 2; BEGIN IF CLRN='0' THEN tmpsb := 0; tmpsa := 0;tmpmb := 0; tmpma := 0;tmphb := 0; tmpha := 0; ELSE IF (CLK'event AND CLK='1') THENIF LDN='0' THENtmpsa:=Sa; tmpsb:=Sb; tmpma:=Ma; tmpmb:=Mb;tmpha:=Ha; tmphb:=Hb; ELSIF EN='1' THEN IF (tmpsb=3 AND tmpsa=1 AND tmpmb=3 AND tmpma=1) THEN IF (tmphb=2 AND tmpha=3) THEN tmpha:=0; tmphb:=0 ; ELSIF tmpha=9 THEN tmpha:=0; tmphb:=tmphb+1; ELSE tmpha:=tmpha+1; END IF; END IF; IF (tmpsb=3 AND tmpsa=1) THEN IF tmpma=9 THEN tmpma:=0; tmpmb:=tmpmb+1;ELSIF (tmpmb=3 AND tmpma=1) THENtmpmb:=0; tmpma:=0 ; ELSE tmpma:=tmpma+1; END IF; END IF; END IF; IF tmpsa=9 THEN tmpsa:=0;tmpsb:=tmpsb+1; ELSIF (tmpsb=3 AND tmpsa=1) THENtmpsb:=0; tmpsa:=0 ; ELSE tmpsa := tmpsa+1; END IF; END IF; END IF;QSa<=tmpsa; QSb<=tmpsb;QMa<=tmpma; QMb<=tmpmb;Qha<=tmpha; Qhb<=tmphb;END PROCESS ;END clock;以上程序实现了，用统一化整体...