数字电路与逻辑设计试卷71547VIP专享

数字电路与逻辑设计（A 卷）班级 学号 姓名 成绩 一．单项选择题（每题 1 分，共 10 分）1．表示任意两位无符号十进制数需要（ ）二进制数。A．6 B．7 C．8 D．9 2．余 3 码对应的 2421 码为（ ）。A．01010101 B.10000101 C. D.3．补码 1．1000 的真值是（ ）。A． + B. -1.0111 C. D. -0. 10004．标准或-与式是由（ ）构成的逻辑表达式。 A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与5.根据反演规则，的反函数为（ ）。A. B. C. D. 6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。A. 与门 B. 或门C. 非门 D. 与非门7． 将 D 触发器改造成 T 触发器，图 1 所示电路中的虚线框内应是（ ）。 图 1A. 或非门 B. 与非门 C. 异或门 D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。A． 8 B. 9 C. 10 D. 11 9．要使 JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。A．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采纳偶检验码），需要（ ）个异或门。A．2 B. 3 C. 4 D. 5二．推断题（推断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。每题 2 分，共 10 分）1．原码和补码均可实现将减法运算转化为加法运算。 （ ）2．逻辑函数则。 （ ）3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。（ ）4．并行加法器采纳先行进位（并行进位）的目的是简化电路结构。 （ ）5. 图 2 所示是一个具有两条反馈回路的电平异步时序逻辑电路。 ( ) 图 2三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题 2 分，共 10 分)1．小数“0”的反码形式有（ ）。A．0．0……0 ； B．1．0……0 ；C．0．1……1 ； D．1．1……1 2．逻辑函数 F=A⊕B 和 G=A⊙B 满足关系（ ）。A. B. C. D. 3． 若逻辑函数则 F 和 G 相“与”的结果是（ ）。A． B． 1 C． D． 4．设两输入或非门的输入为 x 和 y，输出为 z ，当 z 为低电平常，有（ ）。A．x 和 y 同为高电平 ； B． x 为高电平，y 为低电平 ；C．x 为低电平，y 为高电平 ； D． x 和 y 同为低电平.5．组合逻辑电路的输出与输入的关系可用（ ）...