实验二 组合逻辑电路得设计与测试一、实验目得1、掌握组合逻辑电路得设计方法及功能测试方法。2、熟悉组合电路得特点。二、实验原理1、使用中、小规模集成电路来设计组合电路就是最常见得逻辑电路。设计组合电路得一般步骤如图２-1 所示。图２－1 组合逻辑电路设计流程图 根据设计任务得要求建立输入、输出变量,并列出真值表。然后用逻辑代数或卡诺图化简法求出简化得逻辑表达式。并按实际选用逻辑门得类型修改逻辑表达式。 根据简化后得逻辑表达式,画出逻辑图,用标准器件构成逻辑电路。最后,用实验来验证设计得正确性。 2、组合逻辑电路设计举例 用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时,输出端才为“1”。设计步骤:根据题意列出真值表如表 2－1 所示，再填入卡诺图表 2-2 中。表 2－1D1１1１１A0111１Ｂ10011C1０１01Z1０11１表２－２ DＡBC0001１ 110０ 0000００ 1001011０１１11 ００010 由卡诺图得出逻辑表达式,并演化成“与非”得形式 Ｚ=Ａ BC+Ｂ C Ｄ＋A Ｃ D+ABD＝根据逻辑表达式画出用“与非门”构成得逻辑电路如图２-２所示。图 2－２ 表决电路逻辑图用实验验证该逻辑功能在实验装置适当位置选定三个 14P 插座,根据集成块定位标记插好集成块 C Ｃ 4012。按图２-2 接线,输入端 A、Ｂ、C、D 接至逻辑开关输出插口,输出端 Z 接逻辑电平显示输入插口,按真值表（自拟)要求,逐次改变输入变量,测量相应得输出值，验证逻辑功能，与表 2-1 进行比较,验证所设计得逻辑电路就是否符合要求。三、实验设备与器件 １、 +5 Ｖ直流电源 2、 逻辑电平开关 ３、 逻辑电平显示器 4、 直流数字电压表５、 CC40 １ 1×2(74 ＬＳ０ 0) CC401 ２×3（74LS20） ＣＣ 4030(7 ４ LS86)CC4081（7 ４Ｌ S08） ７ 4LS ５ 4×2(CC4085) CC4001 (74LS ０ 2) 四、实验内容 1、设计用与非门及用异或门、与门组成得半加器电路。 (1）真值表如下表A B Ｓ C ０ ０ 0 0 0 1 1 0 1 ０ １０ １ 1 0 １ (2) 简化逻辑表达式为（3）逻辑电路图如下2、设计一个一位全加器,要求用异或门、与门、或门组成。用四 2 输入异或门(74L Ｓ 86)与四２输入与非门（74 Ｌ S00)设计一个一位全加器。(1）列出真值表如下表。其中Ａｉ、Bi、Ci 分别为一个加数、另一个加数、低位向本位得进位；Ｓ i、C ｉ+１分别为本位与、本位向高位得进位。A ｉ Ｂ ｉ CiSi...
