多核加速串行程序技术综述侯 锐摘要：随着片上多核处理器（CMP1）时代的到来，如何利用多核加速串行程序成为迫切需要解决的问题。本文综述了该领域的主要讨论工作，介绍了我们目前在该领域的讨论情况，总结了该领域的进展规律。1 片上多核处理器时代的到来回顾微处理器的进展历史,从 1940 年开始大约每十年就会提出新一代处理器结构 [1]。半导体工艺的进展和人们对性能的无止境的追求是驱动微处理器设计进展的重要因素。更有意思的是，处理器的体系结构经历了一个否定之否定的进展过程。处理器结构经历了简单复杂简单复杂的螺旋式进展过程：由于当时器件工艺的限制，20 世纪四五十年代的处理器结构非常简单；六七十年代出现了流水线，向量机以及访存层次等技术，这些技术使处理器结构变得复杂起来；八十年代，RISC 体系结构的提出大大简化了处理器的复杂性；随后，为了提高性能，人们把超标量、乱序执行以及更复杂的存储层次技术引入到 RISC2体系结构中，再次使处理器的结构变得越来越复杂。基于以下四方面的原因，我们认为处理器结构现在面临着新的变革机会，会从复杂回归到简单[1，31]。首先，半导体工艺的持续进展在很大程度上影响了处理器的微体系结构设计。半导体工艺的进展提供了越来越多和运行速度越来越快的晶体管资源，这给体系结构讨论者提出了非常大的挑战，其中包括控制时钟延迟、降低功耗、控制设计和验证的复杂度，以及缩短生产周期等。随着工艺的进展，线延迟取代晶体管的翻转速度成为影响处理器时钟频率的决定因素。在深亚微米工艺的设计背景下，信号从芯片的一端传输到另一端需要好几个时钟周期[2]。Alpha21264以及 Pentium IV 已经开始用专门的流水级传输信号。传统的处理器设计方法受到了前所未有的挑战。另外一个不容忽视的问题就是控制设计的复杂度。尽管 EDA 厂商不断推出更好的 EDA 工具，处理器的设计队伍还是不得不随着芯片的晶体管数目和频率的增加而增加，需要越来越多的工程师验证越来越复杂的设计。 其次，依靠提高流水线频率和复杂的结构设计来改善性能的方法现在面临非常大的障碍。工艺的进展可以提高流水线频率，并且使得复杂的设计有实现的可能性。然而，诸如超流水和超标量等挖掘指令级并行的技术使得处理器核的设计变得越来越复杂，以致于设计过程越来越难以控制。可以预见，这类复杂的设计方法（增加发射宽度以及切分流水线）提高性能的空间会越来越小。摩尔定律关于处理器主频方面的预...
