广州xx学院《计算机组成原理与系统结构》实验报告专业班级计算机实验日期2020.6.11姓名李学号实验名称数据传输实验指导老师张（报告内容包括：实验目的、实验设备及器材、实验步骤、实验数据、图表及曲线处理、实验小结等）。成绩实验名称：数据传输实验实验场地：计算机仿真实验设备：Logisim实验平台1实验目的1）熟悉和了解总线的数据通路互递原理及寻址方式。2）掌握缓冲器、三态缓冲器、三态非门、奇偶校验、数据选择器、解复用器、解码器、位选择器及优先编码器等的基本工作原理与使用方法。2实验要求1）三态缓冲器及三态非门三态门也称为三态缓冲器，是指逻辑门的输出除有高、低电平两种状态外，还有第三种高阻状态的门电路，高阻态相当于隔断状态。三态缓冲器都有一个EN控制使能端，来控制门电路的通断。如图1和图2所示，三态缓冲器及三态非门可用以总线方向控制。图1三态缓冲器三种控制状态图图2三态非门三种控制状态图图3使能端为1的多路选择器2）多路选择器多路选择器是数据选择器的别称，是组成原理实验中经常使用的组件。在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，也称多路选择器或多路开关。图4使能端为0的多路选择器图3和图4分别为使能端为1和为0的多路选择器。选择端位宽为n，则可选择的输入源的数目为2n。3）解复用器解复用器是一个组合逻辑电路，设计用于将一条公共输入线切换到多条单独输出线中的一条数据分配器，通常称为解复用器或多输出选择器，简称为“Demux”或“DMX”，与多路选择器刚好相反。图5使能端为1的解复用器图6使能端为1的解复用器图5和图6分别为使能端为1和为0的解复用器。选择端位宽为n，则可选择的输出通道数目为2n。4）解码器解码器又称为译码器，是一类多输入多输出组合逻辑电路器件，可用于地址译码。其能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。如，74138是一种3线—8线译码器，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。图7和图8分别为使能端为1和为0的译码器。n位的选择端，对应的选择通道路数为2n。图7使能端为1的解码器图8使能端为1的解码器3实验步骤3.1三态缓冲器及三态非门（1）三态缓冲器及三态非门各状态控制变化表表3.1.1三态缓冲器各状态控制变化表输入控制端输出状态0XE高阻10X断111通表3.1.2三态非门各状态控制变化表输入控制端输出状态0XE高阻10X断011通3.2多路选择器（1）在理想情况下，多路选择器在不同选择位数时的输出变化表3.2.12-4路选择器输出端变化表输入选择端使能端输出第0路：0010第1路：0101第2路：1001第3路：01101011001111011001101010010010任何数0xxxx3.3解复用器（1）在理想情况下，解复用器在不同选择位数时的输出变化表3.3.1解复用器在不同选择位数时的输出变化表输入选择端使能端输出1011111第3路输出1011101第2路输出1011001第0路输出1011随机0xxxx3.4解码器（1）在理想情况下，解码器在不同选择端时的输出变化表3.4.1解码器在不同选择端时的输出变化表选择端使能端输出101第2路输出1011第1路输出1001第0路输出1随机0都是x4实验数据4.1三态缓冲器及三态非门（1）在logisim中画出电路原理图图4.1.1三态缓冲器及三态非门的电路原理图（2）输入数据测试实验结果表4.1.1三态缓冲器测试结果输入控制端输出状态0XE高阻10X断111通表4.1.2三态非门测试结果输入控制端输出状态0XE高阻10X断011通4.2多路选择器（1）在logisim中画出多路选择器的电路原理图图4.2.12-4路选择器电路原理图（2）输入数据测试实验结果表4.2.12-4路选择器输出端实验结果变化表输入选择端使能端输出第0路：0010第1路：0101第2路：1001第3路：01101011001111011001101010010010任何数0xxxx4.3解复用器（1）在logisim中画出解复用器的电路原理图图4.3.1解复用器的电路原理图（2）输入数据测试实验结果表4.3.1解复用器输出测试结果表输入选择端使能端输出1011111第3路输出1011101第2路输出1011001第0路输出1011随机0xxxx4.4解码器（1）在logisim中画出解码器的电路原理图图4.4.1...
