《数字集成电路》实验指导书何爱香信息与电子工程学院2013年1月2目录实验1译码器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯3实验2组合逻辑电路⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯6实验3半加器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯8实验4全加器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯9实验5三进制计数器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯11实验6555多谐振荡器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯13实验7电压比较器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯15实验8Pspice最坏情况分析⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯163实验1译码器一、实验目的1.理解译码器逻辑功能
2.掌握译码器电路设计方法
二、实验内容译码器74155的芯片如下图所示,U674155765491011122113314151Y01Y11Y21Y32Y02Y12Y22Y31G1CAB2G2C逻辑函数式:BAY表1
译码器74155真值表使能控制输入输出G11CBA1Y01Y11Y21Y31XXX111101000111010110110110110101111110X0XX1111三、实验步骤(1)在pspice中,启动Place/Part命令,出现下图所示的选择框,输入74155,点击OK
4(2)控制端1C设置为高电平,使能端G1设置为低电平
在pspice中,高低电平要用专门的符号来设置,启动Place/Ground命令,出现下图所示的选择框,在SOURE库中取“$D_HI”符号,即为接入高电平,取“$D_LO”符号,接到电路的输入端,即为接入低电平
(2)设置输入信号AB启动Place/Part命令,出现下图所示的选择框,输入DigClock
通过设置时钟信号源参数调整方波的周期可占空比
设置输入信号A的ONTIME和OFFT