计算机组成原理第一章计算机系统概论（清楚一个概念）计算机的性能指标：吞吐量：表征一台计算机在某个时间间隔内能够处理的信息量。响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量。利用率：在给定的时间间隔内系统被实际使用的时间所占的比率，用百分比表示。处理机字长：指处理机运算器中一次能够完成二进制数运算的位数。总线宽度：一般指CPU中运算器与存储器之间进行互连的内部总线二进制位数。存储器容量：存储器中所有存储单元的总数目，通常KB,MB,GB,TB来表示。存储器带宽：单位时间内存储器读出的二进制数信息量，一般用字节数/秒表示。主频/时钟周期：CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率叫CPU的主频。度量单位MHZ（兆赫兹）、GHZ（吉赫兹）主频的倒数称为CPU时钟周期（T),T=1/f，度量单位us，nsCPU执行时间：表示CPU执行一般程序所占的CPU时间，公式：CPU执行时间=CPU时钟周期数xCPU时钟周期CPI：表示每条指令周期数，即执行一条指令所需的平均时钟周期数。公式：CPI=执行某段程序所需的CPU时钟周期数/程序包含的指令条数MIPS：表示平均每秒执行多少百万条定点指令数，公式：MIPS=指令数/（程序执行时间x10^6）第二章运算方法和运算器原码定义：（1）整数（范围（-（2^n-1）~2^n-1)（2）小数(范围-（2^-n-1~1-2^-n)反码定义：（3）整数（范围（-（2^n-1）~2^n-1)（4）小数(范围-（2^-n-1~1-2^-n)补码定义：（5）整数（范围（-（2^n）~2^n-1)（6）小数(范围（-1~1-2^-n)移码表示法（用于大小比较与对阶操作）IEEE754标准格式：符号位（1位）+阶码（移码）+尾数正溢：两个正数相加，结果大于机器字长所能表示的最大正数负溢：两个负数相加，结果小于机器字长所能表示的最小负数检测方法：1、双符号位法2、单符号位法不带符号阵列乘法器：同行间并行不同行间串行浮点加减运算操作过程大体分四步：1、0操作数检查2、比较阶码大小完成对阶3、尾数进行加减运算4、结果规格化所进行舍入处理流水线原理:时间并行性线性流水线的加速比：Ck=TL/TK=nk/k+（n-1）第三章存储系统程序局部性原理：在某一段时间内频繁访问某一局部的存储器地址空间，而对此范围以外的地址空间则很少访问的现象。程序局部性的两方面？（1）时间局部性：最近被访问的信息和可能还要被访问（2）空间局部性：最近被访问的信息邻近地址的信息也可能被访问。存储器分层：利用不同容量，成本，功耗和速度的多种存储器构成有机结合的多级存储系统存储器层次结构的优点？存储器的价格相对较高，而且在整机成本中占有较大的比例，因而从性能价格比的角度不能通过简单配置更大容量的存储器满足用户的需求。为此，必须使用某种策略解决成本和性能之间的矛盾。常规内存器在CPU之间增加了速度更高但容量更小的半导体高速缓存器，即cache，cache使得CPU与主存速度匹配起来。外存储器主要解决存储容量问题。多级存储器系统的出发点是提高存储系统的性能/价格比任何一个SRAM，都有三部分打交道，地址线，数据线，控制线，求存储器容量当单个存储器芯片的容量不能满足系统要求时，需要多存储器芯片组成起来，组成更大容量的存储器，所需芯片数为：d=设计要求的存储器容量/已知芯片存储器容量位拓展：让多片给定芯片并行工作。字拓展：让多片给定芯片分时工作。例题3.1例题3.2CPU与主存速度匹配解决方法：1、芯片技术2、结构技术（让CPU在一个周期中访问多个存储器）3、系统结构技术（增加多个cache，采用虚拟存储器）双端口存储器指同一个存储器具有两组相互独立的读写控制电路。多模块交叉存储器：一个由若干模块组成的主存储器是线性编址的。地址安排？1、顺序方式：模块+字2、交叉方式：字+模块顺序方式和交叉方式的优缺？顺序方式通过增添模块来扩充存储器容量，但是其各模块一个接一个串行工作，因此存储器的带宽受到了限制。对于连续字的成块传送，交叉方式的存储器可以实现多模块流水式并行存取，大大提高存储器的带宽。CPU与cache之间的数据交换是以字为单位，而cache与主存之间数据交换以块为单位，CPU与主存之间数据交换以字为单位。从CPU来看，...
