基于FPGA的CFAR设计基于FPGA的CFAR设计摘要恒虚警率(ConstantFalse-AlarmRate,CFAR)处理技术是雷达信号处理的重要组成部分
在雷达信号检测中,当外界干扰强度变化时,雷达能自动调整其灵敏度,使雷达的虚警概率保持不变
具有这种特性的接收机称为恒虚警接收机
雷达信号的检测总是在干扰背景上进行的,干扰包括接收机内部的热噪声,以及地物、雨雪、海浪等杂波干扰
其中,地杂波、海杂波、气象杂波和箔条杂波都是由天线波束照射区内的大量散射单元的散射信号叠加组成
因此,在强干扰中提取信号,不仅要求有一定的信噪比,而且必须对信号作恒虚警处理
在自动检测雷达中,必须具备恒虚警处理设备,使之在强杂波干扰下仍能继续工作
本文首先介绍了恒虚警率(CFAR)的基本原理,然后利用FPGA方案对恒虚警率(CFAR)进行了实例设计,并对各子模块进行了详细说明,最后对整个模块进行仿真和验证
关键词:VerilogHDL、FPGA、恒虚警(CFAR)1基于FPGA的CFAR设计目录1、绪论
32、CFAR算法基本原理
43、FPGA设计与实现
1、顶层模块设计
2、回波消除电路设计