STM32讲义2VIP专享VIP免费

STM32ARM讲义第2章Cortex-M3体系结构Cortex-M3Systemstructure2014.9第一页，共八十七页。第2章Cotex-M3体系结构主要内容CM3微处理器核结构处理器的工作模式和状态寄存器、总线接口存储器的组织与映射指令集、流水线、异常和中断存储器保护单元STM32微控制器概述第二页，共八十七页。2.1CM3微处理器核结构主要内容CM3微控制器结构CM3微处理器结构CM3微处理器核结构CM3微处理器特点第三页，共八十七页。2.1.1CM3内核微控制器结构CM3核调试模块外设存储器时钟和复位I/O内部总线CM3CPU第四页，共八十七页。2.1.2CM3微处理器结构CM3内核第五页，共八十七页。2.1.3CM3微处理器内核结构控制逻辑32位ALU乘法器除法器NVIC接口总线接口跟踪调试接口Thunb解码器Thunb-2解码器运算器第六页，共八十七页。2.1.4CM3微处理器的特点•功耗低•具有门数目少（价格低）•调试成本低（多种先进的调试手段）•中断延迟短•中断响应快速且支持多级中断嵌套•处理器采用先进的ARMv7-M架构•可裁剪的存储器保护单元（MPU）第七页，共八十七页。•ARMv7-M：Thumb-2ISA子集，包含所有基本的16位和32位Thumb-2指令。•只有SP是分组的，寄存器集比ARM7简单。•硬件除法指令，SDIV和UDIV（Thumb-2指令）•处理模式（handlermode）和线程模式（threadmode）•Thumb状态和调试状态•可中断-可继续的LDM/STM、PUSH/POP指令，实现低中断延迟。•中断时自动保存和恢复处理器状态•支持8位、16位和32位等非对齐访问。2.1.4CM3微处理器的特点---指令方面第八页，共八十七页。•外部中断可配置为1～240个•优先级位可配置为1～8位•中断优先级可动态地重新配置。•优先级分组，分为占先中断等级和非占先中断等级。•支持末尾连锁（tail-chaining）和迟来（latearrival）中断，减少了进出栈时间。•处理器状态在进入中断时自动保存，中断退出时自动恢复，不需要多余的指令。2.1.4CM3微处理器的特点---中断方面第九页，共八十七页。•8个存储器区。•子区禁止功能(SRD)，实现对存储器区的有效使用。•可使能背景区，执行默认的存储器映射属性。•MPU（存储器保护单元）可裁剪2.1.4CM3微处理器的特点---存储器保护方面第十页，共八十七页。•AHB标准的ICode、DCode和系统总线接口•APB专用外设总线（PPB）接口•Bitband支持，bit-band的原子写和读访问。•存储器访问对齐•写缓冲区，用于缓冲写数据。2.1.4CM3微处理器的特点---总线方面第十一页，共八十七页。•当内核正在运行、被中止、或处于复位状态时，能对系统中包括Cortex-M3寄存器组在内的所有存储器和寄存器进行调试访问。•两种调试端口：2线串行（SW-DP）口或JTAG（JTAG-DP）口。•Flash地址重载和断点单元(FPB),实现断点和代码修补。•数据观察点（DWT）•程序指令跟踪宏单元(ITM),支持printf类型的调试•可选的嵌入式跟踪宏单元(ETM),实现指令跟踪。•跟踪端口单元(TPIU),连接跟踪端口分析仪。2.1.4CM3微处理器的特点---调试方面第十二页，共八十七页。ARM7TDMICortex-M3架构ARMv4T(冯.若依曼)ARMv7-M(哈佛)ISA支持Thumb/ARMThumb/Thumb-2流水线3级3级+分支预测中断FIQ/IRQ240个物理中断中断延时24—42个时钟周期12个时钟(末尾连锁仅6个)休眠保护无内置存储器保护无8段存储器保护单元硬件除法无2—12个时钟周期运行速度0.95DMIPS/MHz1.25DMIPS/MHz功耗0.28mW/MHz0.19mW/MHz面积0.62mm2(仅内核)0.86mm2(内核+外设)2.1.4CM3微处理器的特点---与ARM7TDMI比较第十三页，共八十七页。ARM7TDMI的苦恼执行效率高代码密度低ARM指令执行效率低代码密度高Thumb指令鱼与熊掌不可兼得两者之间的切换相当的麻烦第十四页，共八十七页。2.2CM3的工作模式及状态访问级别：特权级和用户级出于安全考虑，防止意外、恶意访问破坏重要数据。工作模式：处理模式和线程模式分别用于处理异常和普通程序工作状态：Thumb状态和调试状态Thumb状态：16位和32位“半字对齐”的Thumb和Thumb-2指令的执行状态。调试状态：处理器停止并进行调试的状态。第十五页，共八十七页。特权(级)访问和用户(级)访问处理模式线程模式特权访问用户访问始终特权访问第十六页，共八十七页。特权执行可以访...