第二章 TI TMS320C2000系列DSP CPU内核结构VIP专享VIP免费

第二章第二章TMS320C2000TMS320C2000系列系列DSPDSP的内核结构的内核结构2.1TMS320C20002.1TMS320C2000的总线结构的总线结构总线分类：数据总线：提供数据存储器和程序存储器内容；地址总线：提供存储器的地址信息；控制总线：控制存储器的读、写操作；表表2.12.1总线名称及功能总线名称及功能总线简总线简称称总线类别总线类别功能功能PABPAB程序地址总线程序地址总线提供程序存储器读提供程序存储器读//写地址写地址PRDBPRDB程序读数据总程序读数据总线线将指令、立即操作数从程序空间送至将指令、立即操作数从程序空间送至cpucpuDRABDRAB数据读地址总数据读地址总线线提供读数据存储器地址提供读数据存储器地址DWADWABB数据写地址总数据写地址总线线提供写数据存储器地址提供写数据存储器地址DRDBDRDB数据读数据总数据读数据总线线将数据存储器中内容送至将数据存储器中内容送至CPUCPUDWEBDWEB数据写数据总数据写数据总线线将数据送至程序存储器和数据存储器将数据送至程序存储器和数据存储器与微处理器与微处理器80888088和单片机和单片机80518051总线相比总线相比，，DSPDSP的总线具有以下特点：的总线具有以下特点：（（11）具有分离的程序和数据总线，允许同时访问程序）具有分离的程序和数据总线，允许同时访问程序和数据存储器空间；和数据存储器空间；（（22）具有独立的数据）具有独立的数据R/WR/W地址总线和数据读写总线，地址总线和数据读写总线，是是CPUCPU对数据存储器的读、写操作可在一个机器周期对数据存储器的读、写操作可在一个机器周期内完成；内完成；（（33）分离的程序和数据空间及独立总线结构，支持）分离的程序和数据空间及独立总线结构，支持CPUCPU在单机器时钟内并行执行算术、逻辑和位处理操在单机器时钟内并行执行算术、逻辑和位处理操作；作；（（44）采用改进的哈佛结构，极大提高运算速度，优化）采用改进的哈佛结构，极大提高运算速度，优化处理能力。处理能力。2.2DSP2.2DSP的中央处理单元的中央处理单元CPUCPU所有C2000系列芯片的CPU结构完全相同，主要包括以下器件：一个32位的中央算术逻辑单元(CALU)；一个32位的累加器(ACC)；CALU的输入、输出数据定标移位器；一个16X16位的乘法器；一个乘积定标移位器；数据地址发生逻缉，其中包括8个辅助寄存器和一个辅助寄存器算术单元ARAU；程序地址发生逻辑；两个16位的状态寄存器ST0、ST1输入定标部分输入定标部分输入：输入：1616位程序存储器或位程序存储器或1616位位数据存储器；数据存储器；输出：输出：3232位数据位数据功能：功能：把把1616位数调整为位数调整为3232位位数据，并送往数据，并送往CALUCALU进行进行操作。操作。对于数据存储器内容进行输入定标左移操作时，输对于数据存储器内容进行输入定标左移操作时，输入定标器将输入移位器中未使用的低位填入定标器将输入移位器中未使用的低位填00，为使用，为使用的高位填的高位填00或者或者11，由，由DSPDSP的状态寄存器的状态寄存器ST0ST0的的D10D10位（位（SXM)SXM)决定：决定：SXM=0SXM=0，未使用的高位填，未使用的高位填00，不进行符号扩展；，不进行符号扩展；SXM=1SXM=1，输入移位器的高位进行符号扩展，在高，输入移位器的高位进行符号扩展，在高位填符号位位填符号位0/10/1；；例，设输入移位器的输入例，设输入移位器的输入==（（97F3h)97F3h)，左移，左移44位：位：当当SXM=0,SXM=0,则输出为则输出为00097F30h;00097F30h;当当SXM=1,SXM=1,则输出为则输出为FFF97F30h;FFF97F30h;结论：结论：在进行在进行dspdsp编程时，应根据操作数的类型（有符号数、无符号数）编程时，应根据操作数的类型（有符号数、无符号数）对状态寄存器对状态寄存器ST0ST0的符号扩展位的符号扩展位SXMSXM进行初始化，应在主程序中完成！进行初始化，应在主程序中完成！！！！！乘法单元乘法单元乘法器组成：乘法器组成：暂存寄存器（暂存寄存器（TT寄存器），保存其中一个寄存器），保存其中一个乘数；乘数；16X1616X16位的乘法器；位的乘法器；3232位乘法寄存器（位乘法寄存器（PP寄存器），用以保存寄存器），用以...