第9章 8255AVIP免费

第九章可编程外围接口芯片8255A及其应用9.18255A的工作原理9.28255A的应用举例习题9CPU与外界之间的信息交换称为通讯，通讯有并行通讯和串行通讯。相应地，需要通过并行接口和串行接口进行。本章要介绍的是可编程并行I/O接口。在不改变硬件的情况下，只改变程序就可以改变芯片功能。8255A是一种通用的接口芯片，是为Intel系列微处理器设计的，也可用于其它系列的微机系统中，可由程序来改变其功能，通用性强，使用灵活。用8255A作接口时，通常不需要附加外部逻辑电路就可直接为CPU和外设之间提供数据通道，是应用极广的并行I/O接口芯片。9.18255A的工作原理9.1.18255A的内部结构和引脚信号8255A内部结构框图如图9.1(a)所示，引脚图如图9.1(b)所示。单一+5V电源供电。8255A具有三个可编程的数据端口(A口、B口和C口)，能在三种方式下工作。主要由4部分组成。1、数据总线缓冲器这是一个8位双向、三态的缓冲器，是8255A和CPU之间的数据接口。输入/输出数据、CPU发给8255A的控制字以及外部设备的状态信息都是通过数据总线缓冲器传送的。D7～D0：8位双向三态数据线，与系统的数据总线相连接。图9.18255内部结构和引脚图(a)8255A内部结构；(b)8255A外引脚图Êý¾Ý×ÜÏß»º³åÆ÷¶Áд¿ØÖÆÂß¼B×é¿ØÖƶ˿ÚB(8)¶Ë¿ÚCÏ°벿(4)¶Ë¿ÚCÉϰ벿(4)¶Ë¿ÚA(8)A×é¿ØÖÆDBRDWRA0A1RESETCSCPU½Ó¿ÚÄÚ²¿Âß¼Íⲿ½Ó¿ÚPA7¡«PA0PC7¡«PC4PC3¡«PC0PB7¡«PB08255A12345678910111213141516171819204039383736353433323130292827262524232221PA3PA2PA1PA0RDCSGNDA0A1PC7PC6PC5PC4PC0PC1PC2PC3PB0PB1PB2PA4PA5PA6PA7WRRESETD0D1D2D3D4D5D6D7VCCPB7PB6PB5PB4PB3(a)(b)8λÄÚ²¿Êý¾Ý×ÜÏß2、读/写控制逻辑用于管理所有内部或外部数据、控制字和状态字的传送。它接收来自CPU地址总线的A1、A0和控制总线的有关信号CS和WR、RD，然后向8255A的A组和B组发送命令。8255A的控制信号与执行的操作之间的对应关系如表9-1所示。表9-18255A的控制信号与执行的操作之间的对应关系CSRDWRA1A0执行的操作000000000010101011101x1010100011x000001011010111111xxxx读A端口(A端口数据→数据总线)写A端口(A端口←数据总线数据)读B端口(B端口数据→数据总线)写B端口(B端口←数据总线数据)读C端口(C端口数据→数据总线)写C端口(C端口←数据总线数据)当D7＝1时，对8255A写入控制字当D7＝0时，对C端口置位/复位非法的信号组合数据线D7～D0进入高阻状态未选择CS：低电平有效的片选信号，通常由端口的高位地址码译码得到。当CS有效时，允许对8255A进行读、写操作。RD、WR：读、写选通信号，低电平有效。在片选有效时，控制数据线上数据流通方向。RESET：复位信号。当它为高电平时，所有内部寄存器（包括控制寄存器）都被清零。端口A、B、C则被置为输入方式，且其锁存器也全清零。A1、A0：口地址线。用来选择8255A内部的三个数据端口和一个控制端口。其中对控制口只能进行写操作。与CPU地址总线对应相连。当A1A0=00时，选中A端口；A1A0=01时，选中B端口；A1A0=10时，选中C端口；A1A0=11时，选中控制端口。8255A的数据线为8位，这样8位的接口芯片在与外部数据线为16位的8086CPU相连时，应考虑接口芯片本身对地址的要求。由于在8086系统中，CPU在进行数据传输时，低8位对应一个偶地址，高8位对应一个奇地址。如果将8255A的数据线D7～D0与8086CPU的数据总线的低8位相连的话，从CPU这边看来，要求8255A的4个端口地址都应为偶地址，这样才能保证对8255A的端口的读/写能在一个总线周期内完成，但又要满足8255A本身对4个端口规定的地址要求是00，01，10，11。因此将8255A的A1和A0分别与8086系统总线的A2和A1相连，而将最低位A0总设置为0。3、数据端口A口、B口、C口8255A有三个数据端口，即A口、B口、C口，每一个端口都是8位口，各端口都可由程序设定为输入口或输出口，用来完成和外设之间的数据交换，此外，C口还可作控制口，用于输出控制信号和输入状态信号。三个端口彼此独立，结构不同，在使用上也有所不同。A口：有一个8位的数据输入锁存器和一个8位...