2009微机原理试卷西安电子科技大学讲解VIP免费

1西安电子科技大学期末考试试题（120分钟）题号一二三四五六总分题分得分姓名：班级：学号：任课老师：一、填空（每空1分，共37分）1、典型的微处理器的内部结构可分为：和I/O控制逻辑等四部分组成。2、8086是位CPU，它有根地址线，可行成的存储器地址空间；有根数据线，通过数据线能传输的有符号整数的范围为；有种工作模式；总共能管理级中断源。3、中断向量是，在一个微机系统中，若有4片8259A级联工作，能管理级外部可屏蔽中断源。4、微处理器是在统一的时钟信号CLK控制下，按节拍进行工作的，一个CLK的时间（周期）称为一个周期，它是衡量微处器快慢的一个重要参数；而衡量微处器快慢的另一重要参数是周期，它表示执行一条指令所需的时间。5、8088/8086汇编语言中语句的种类包括指令语句、和宏指令语句。6、微型计算机的输入/输出控制方式主要有无条件传送方式、、和等四种方式，其中传送方式的突出优点是传送过程无须处理器的控制，数据也无须经过微处理器，而是直接在I/O设备与主存储器间进行，因此节省了微处理器的时间，使传送速率大大提高。7、在计算机系统中，微处理器对存储器单元和I/O端口的编址方法有统一编址和独立编址两种方法，8086/8088CPU对存储器单元和I/O端口的编址采用的是方法。当8086CPU工作在最小方式时，用于区分访问存储器或I/O端口的控制信号为。8、若要给某8086CPU组成的微机系统配置8K字节的SRAM电路，若选用1K×4的SRAM芯片,则共需片。9、在某I/O端口的地址译码当中，有3条地址线未参加译码，则有8个重叠地址。10、8086CPU的RESET信号至少应保持4个时钟周期的高电平时才有效，该信号结束后，CPU内部的CS为_，IP为___。11、物理地址由和偏移地址两部分组成。若分配给某存储器单元的逻辑地址为28B90H:5669H，则该单元的物理地址为H。12、TESTBX，[BX][SI]+28H指令的源操作数的寻址方式为。13、指令MOV[BX]，00H的操作类型不明确，若将其操作类型指定为字型，则正确的指令为。14．指令JMPNEARPTRL1与CALLL1（L1为标号）的区别在于。15、将DL中保存的字母ASCII码变换成相应的小写字母的ASCII码的逻辑指令为ORDL，20H，而把它变换成相应的大写字母的ASCII码的逻辑指令为16、若(AX)=565BH,则CPU执行：SUBAX,C546H指令后，CF=,OF=；执行：ANDAX,8219H指令后，OF=。17、执行下列三条指令后：MOVSP，1000HPUSHAXCALLBX（SP）＝。18、主程序与子程序之间的参数传递方法有寄存器参数传递方式、及等三种。二、指令正误判断，对正确指令写出源操作数或操作数的寻址方式，对错误指令写出原因（设VAR1,VAR2为字变量,L1为标号）（8分）1.MOVBX，VAR1[SI]；2.MOVAL,[DX]；3.MOVBP,AL；4.MOVCS,AX；5.MOVDS,0100H；6.JMPL1;7.JMPVAR1[SI];8.JGL1；三、写出完成下列要求的变量定义语句（10分）1.在变量var1中保存4个字变量：4512H，4512,-1,100/32.在变量var2中保存字符串：’XiDian’,’2010’,’LUCK’33.在缓冲区buf1中留出100个字节的存储空间；4.在缓冲区buf2保存5个字节的55H，再保存10个字节的240,并将这一过程重复7次；5.在变量var3中保存缓冲区buf1的长度；四、程序填空与分析题（共15分）1、分析下列程序段执行后，求BX寄存器的内容（3分）MOVCL,3MOVBX,0B7HROLBX,1RORBX,CLBX：2、请在下面的程序段中空行处填写相应语句使其完成：在Buf为首地址的字节单元的Count个无符号数中找出最大数并送入MAX单元的功能。（6分）BUFDB5，6，7，58H，62，45H，127，⋯COUNTEQU$-BUFMAXDB?⋯MOVBX,OFFSETBUFMOVCX,COUNT-1MOVAL,[BX]LOP1:INCBXJAENEXTMOVAL,[BX]NEXT:DECCXMOVMAX,AL五、硬件应用题（35分）1、74LS245数据双向缓冲器的引脚及功能图如图1所示。请画出8086CPU工作在最4小方式下的系统数据总线D15～D0形成电路。（6分）A0A1A2A3A4A5A6A7EDIRB0B1B2B3B4B5B6B7234567891911817161514131211方向DIRE00011XABA、B边均为高阻AB(a)74LS245逻辑及引脚(b)74LS245功能图174LS245数据双向缓冲器的引脚及功能图解：根据AD15～AD0、DEN和R/DT信号功能以及74LS245芯片引脚功能，设计的系统数据总线D15～D0形成电路如下图所示。AD15~AD8D15~D8A0A7B0B7~~DIRE74LS245AD7~AD0D7...