1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。
碎片内容
河海大学常州校区河海大学常州校区第三讲VHDL并发语句1/23第三讲VHDL并发语句1/23第三讲VHDL并发语句3
1并行信号赋值语句3
2进程语句3
4元件例化语句3
5生成语句河海大学常州校区河海大学常州校区第三讲VHDL并发语句2/23第三讲VHDL并发语句2/23并行语句所在位置:ARCHITECTURE结构体名OF实体名IS说明语句BEGIN并行语句ENDARCHITECTURE结构体名河海大学常州校区河海大学常州校区第三讲VHDL并发语句3/23第三讲VHDL并发语句3/233
1并行信号赋值语句1
简单信号赋值语句赋值目标=表达式赋值目标=表达式ARCHITECTUREcurtOFbc1ISSIGNALs1,e,f,g,h:STD_LOGIC;BEGINoutput1
热爱教学事业,对互联网知识分享很感兴趣