电磁场高速自动扫描技术在高速 PCB 设计中的应用电磁兼容测试对即将进入市场的电子产品是非常重要的一项测试，但以往的测试只能得出能否通过的结果，不能提供更多有用信息。本文介绍利用高速自动扫描技术测量电磁辐射，检测PCB 板上电磁场的变化情况，使工程技术人员在进行电磁兼容性标准测试前就能发现相关问题并及时予以纠正。 随着当今电子产品主频提高、布线密度增加以及大量 BGA 封装器件和高速逻辑器件的使用，设计人员不得不通过增加 PCB板的层数来减少信号与信号间的相互影响。同时在大量便携式终端设备中，为了降低系统功耗必须采用多电平方案，而这些设备还有模拟或者 RF 电路，需要采用多种地，又必须使用电源平面和地平面分割的技术。因此 PCB 板上的信号之间存在大量辐射干扰，造成设备功能故障或者工作不稳定，而且所有信号对外形成很强电磁辐射，使得 EMC 测试也成为产品上市的一个障碍。 目前大部分硬件工程师还只是凭经验来设计 PCB，在调试过程中，很多需要观测的信号线或者芯片引脚被埋在 PCB 中间层，无法使用示波器等工具去探测，如果产品不能通过功能测试，他们也没有有效的手段去查找问题的原因。要想验证产品的EMC 特性，只有把产品拿到标准电磁兼容测量室去测量，由于这种测量只能测产品对外辐射情况，就算没有通过也不能为解决问题提供有用的信息，因此工程师只能凭经验去修改 PCB，并重复试验。这种试验方法非常昂贵，而且可能耽误产品的上市时间。 当然，现在有很多高速 PCB 分析和仿真设计工具，可以帮助工程师解决一些问题，可是目前在器件模型上还存在很多限制，例如能解决信号完整性(SI)仿真的 IBIS 模型就有很多器件没有模型或者模型不准确。要精确仿真 EMC 问题，就必须用SPICE 模型，但目前几乎所有的 ASIC 都不能提供 SPICE 模型，而如果没有 SPICE 模型，EMC 仿真是无法把器件本身的辐射考虑在内的(器件的辐射比传输线的辐射大得多)。另外，仿真工具往往要在精度和仿真时间上进行折中，精度相对较高的，需要的计算时间很长，而仿真速度快的工具，其精度又很低。因此用这些工具进行仿真，不能完全解决高速 PCB 设计中的相互干扰问题。 我们知道，在多层 PCB 中高频信号的回流路径应该在该信号线层临近的参考地平面(电源层或者地层)上，这样的回流和阻抗最小，但是实际的地层或电源层中会有分割和镂空，从而改变回流路径，导致回流面积变大，引起电磁辐射和地弹噪声。...
