电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

分别使用原理图和VHDL语言输入方法设计8位全加器VIP免费

分别使用原理图和VHDL语言输入方法设计8位全加器_第1页
1/15
分别使用原理图和VHDL语言输入方法设计8位全加器_第2页
2/15
分别使用原理图和VHDL语言输入方法设计8位全加器_第3页
3/15
大庆石油学院硬件课程设计大庆石油学院课程设计1课程硬件课程设计题目分别使用原理图和VHDL语言输入方法设计8位全加器院系计算机与信息技术学院专业班级计算机科学与技术04-4班学生姓名孟庆军学生学号040702140408指导教师李井辉大庆石油学院硬件课程设计2006年9月12日大庆石油学院课程设计任务书课程硬件课程设计题目分别使用原理图和VHDL语言输入方法设计8位全加器专业计算机科学与技术姓名孟庆军学号040702140408主要内容、基本要求、主要参考资料等一、主要内容:利用EDA-V型实验系统、微机和Maxplus-II软件系统,分别使用原理图和VHDL语言输入方法设计8位全加器。要求利用层次设计方法,首先设计1位半加器,仿真和测试成功后把它保存到元件库中去;之后以1位半加器为底层元件设计1位全加器,仿真和测试成功后把它也保存到元件库中去;最后以1位全加器为基本元件,设计8位全加器的顶层文件,进行仿真和测试。二、基本要求:1、熟练掌握EDA软硬件系统的使用方法。2、设计出8位全加器,精通原理图输入方法,初步学会使用VHDL语言输入方法。3、学会功能仿真和时序仿真。4、按照规范写出论文,要求字数在4000字以上,并进行答辩。论文内容包括概述(学习、调研、分析、设计的内容摘要)、EDA技术的现状和发展趋势、对EDA_V型实验系统和MaxplusII软件的掌握程度、8位全加器设计过程(包括原理图或程序设计、编译、仿真分析、硬件测试的全过程),论文中含有原理图、程序、仿真波形图及其分析报告。三、主要参考资料:[1]潘松.EDA技术实用教程[M].北京:科学出版社,2003.11-13.2大庆石油学院硬件课程设计[2]杨恒.FPGA/CPLD最新实用技术指南[M].北京:清华大学出版社,2005.20-22.[3]EDA先锋工作室.AlteraFPGA/CPLD设计(基础篇)[M].北京:人民邮电出版社2005.32-33.[4]求是科技.CPLD/FPGA应用开发技术与工程实践[M].北京:人民邮电出版社2005.55-58.[5]潘松.SOPC技术实用教程[M].清华大学出版社.2005.1-15.完成期限第28周指导教师专业负责人年月日大庆石油学院课程设计成绩评价表课程名称硬件课程设计题目名称分别使用与原理图和VHDL语言输入方法设计8位全加器学生姓名孟庆军学号040702140408指导教师姓名李井辉职称讲师序号评价项目指标满分评分1工作量、工作态度和出勤率按期圆满的完成了规定的任务,难易程度和工作量符合教学要求,工作努力,遵守纪律,出勤率高,工作作风严谨,善于与他人合作。202课程设计质量课程设计选题合理,计算过程简练准确,分析问题思路清晰,结构严谨,文理通顺,撰写规范,图表完备正确。453创新工作中有创新意识,对前人工作有一些改进或有一定应用价值。54答辩能正确回答指导教师所提出的问题。30总分3大庆石油学院硬件课程设计评语:指导教师:年月日摘要本文介绍了利用EDA-V硬件系统和微机上的MaxPlus-II等软件系统,分别使用原理图和VHDL语言输入方法设计8位全加器。利用层次设计方法,设计底层文件一个一位半加器;设计顶层文件一个一位全加器;设计顶层文件8位全加器。VHDL的英文全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage,诞生于1982年。1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本,IEEE-1076(简称87版)之后,各EDA公司相继推出了自己的VHDL设计环境,或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受,并逐步取代了原有的非标准的硬件描述语言。1993年,IEEE对VHDL进行了修订,从更高的抽象层次和系统描述能力上扩展VHDL的内容,公布了新版本的VHDL,即IEEE标准的1076-1993版本,(简称93版)。现在,VHDL和Verilog作为IEEE的工业标准硬件描述语言,又得到众多EDA公司的支持,在电子工程领域,已成为事实上的通用硬件描述语言。有专家认为,在新的世纪中,VHDL于Verilog语言将承担起大部分的数字系统设计任务。EDA技术的发展史、简单说明MaxPlus-II的使用过程,阐述了8位全加器的设计与实现的相关过程,包括设计的基本原理,实现的相关细节,分析系统的重点与难点等相关技术问题完成8位全加器的全部设计,并且进行测试及分析结果。关键词...

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

分别使用原理图和VHDL语言输入方法设计8位全加器

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部