路漫漫其修远兮，吾将上下而求索 - 百度文库 11 数字电子钟的设计与制作 一、 设计概述 1. 设计任务 ➢ 时钟脉冲电路设计 ➢ 60 进制计数器设计 ➢ 24 进制计数器设计 ➢ “秒”，“分”，“小时”脉冲逻辑电路设计 ➢ “秒”，“分”，“小时”显示电路设计 ➢ “分”，“小时”校时电路 ➢ 整点报时电路 2. 功能特性 ➢ 设计的数字钟能直接显示“时”，“分”，“秒”，并以24 小时为一计时周期。 ➢ 当电路发生走时误差时，要求电路具有校时功能。 ➢ 要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。 3. 原理框图 图 1 原理框图 二、 设计原理 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24 小时，显示满刻度为23 时59 分59 秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报路漫漫其修远兮，吾将上下而求索 - 百度文库 22 时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60 进制计数器，每累计60 秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60 进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24 小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED 七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。 三、 设计步骤 1. 计数器电路 根据计数周期分别组成两个60 进制（秒、分）和一个24 进制（时）的计数器。把它们适当连接就可以构成秒、分、时的计数，实现计时功能。CC4518 的符号如图，一个芯片集成了两个完全相同的十进制计数器，其异步清零信号CR 是高电平有效。记数脉冲输入CP 和记数允许EN 是或关系，即EN=1 时，CP 脉冲可以通过或门产生上升沿触发记数，反过来如将CP 端接低电平（CP=L），则E...
