海思半导体AsicVIP免费

一．集成电路设计前端流程及工具。 1. 设计输入 1) 设计的行为或结构描述。 2) 典型文本输入工具有ultraedit-32 和editplus.exe.。 3) 典型图形化输入工具-mentor的renoir。 4) 我认为ultraedit-32 最佳。 2. 代码调试 1) 对设计输入的文件做代码调试，语法检查。 2) 典型工具为debussy。 3. 前仿真 1) 功能仿真 2) 验证逻辑模型(没有使用时间延迟)。 3) 典型工具有mentor 公司的modelsim、synopsys 公司的vcs 和vss、aldec 公司的active、cadense 公司的nc。 4) 我认为做功能仿真synopsys 公司的vcs 和vss 速度最快，并且调试器最好用，mentor 公司的modelsim对于读写文件速度最快，波形窗口比较好用。 4. 综合 1) 把设计翻译成原始的目标工艺 2) 最优化 3) 合适的面积要求和性能要求 4) 典型工具有mentor 公司的leonardospectrum、synopsys 公司的dc、synplicity 公司的synplify。 5) 推荐初学者使用mentor 公司的leonardospectrum，由于它在只作简单约束综合后的速度和面积最优，如果你对综合工具比较了解，可以使用synplicity 公司的synplify。 5. 布局和布线 1) 映射设计到目标工艺里指定位置 2) 指定的布线资源应被使用 3) 由于 pld 市场目前只剩下 altera，xilinx，lattice，actel，quicklogic，atmel 六家公司，其中前5 家为专业 pld 公司，并且前3 家几乎占有了 90％的市场份额，而我们一般使用altera，xilinx 公司的pld 居多，所以典型布局和布线的工具为altera 公司的quartus ii 和maxplus ii、xilinx 公司的ise 和foudation。 4) maxplus ii 和foudation 分别为altera 公司和xilinx 公司的第一代产品，所以布局布线一般使用quartus ii和ise。 6. 后仿真 1) 时序仿真 2) 验证设计一旦编程或配置将能在目标工艺里工作（使用时间延迟）。 3) 所用工具同前仿真所用软件。 7. 时序分析 1) 一般借助布局布线工具自带的时序分析工具，也可以使用synopsys 公司的 primetime 软件和mentor graphics 公司的tau timing analysis 软件。 8. 验证合乎性能规范 1) 验证合乎性能规范，如果不满足，回到第一步。 9. 版图设计 1) 验证版版图设计。 2) 在板编程和测试器件。 二．FP GA 和AS IC 的概念，他们的区别 现场可编程门阵列（FPGA）是基于通过可编程互联连接的可配置逻辑块（LCB）矩阵的可编程半导体器件。FPGA ...