RapidIO：高性能嵌入式系统的互连架构VIP免费

RapidIO：高性能嵌入式系统的互连架构 引言 本文介绍RapidIO，一个高性能，引脚数小，包交换系统结构互连架构。这个互连架构是一个能满足大量嵌入式应用的开放式的标准。这个互连主要是为一个内部系统接口设计的，可以将片与片，板与板之间的对话从1Gbit/S 提高到60Gbit/S。 RapidIO 的互连类型是：1、高性能的微处理器及系统连接的并行方式；2、串连背板、DSP 及混合式串行控制板应用中的串行方式。并行方式和串行方式共用逻辑层、传输层和物理层。RapidIO 也提供一个非常灵敏的错误管理系统以及纠错系统。RapidIO 互连技术是用分层架构来定义的，这样可以带来很多方便之处。 介绍 处理器和嵌入式系统的发展持续呈现指数上升的趋势，而与之相对应的处理器总线传送能力的增长却相对缓慢的多，这就导致了由时钟频率表征的CPU 的性能和由总线频率表征的CPU 可用的总线带宽之间的差距不断在变大，互连总线成为高速运算和处理系统的瓶颈。现代的高性能计算系统和网络存储系统需要更高速率的数据传送。高带宽、低延迟，高可靠性成为衡量一个总线技术的基本要求。 为什么是RapidIO？以及RapidIO 的发展前景 首先，传统总线存在很多问题。传统总线多采用并线总线的工作方式，这类总线一般分为三组：数据线，地址线和控制线。实现此类总线互连的器件所需引脚数较多。这给器件封装、测试、焊接都带来了一些问题，如果要将这种总线用于系统之间的通过背板的互连，由此带来的困难就可想而知。为了提高总线的传输能力，传统总线多采用增加数据总线的宽度或是增加总线的频率的方式来实现。增加总线频率和数据带宽虽然一定程度上满足了人们对高速数据传送的需求，但同时也带来了一些新的问题。更宽的总线导致器件引脚数的增加，从而增加封装尺寸，当然带来成本上的增加。 Rapid IO 是针对嵌入式系统的独特互连需求而提出的，那么我们首先来说明嵌入式系统互连的一些基本需求：嵌入式系统需要的是一种标准化的互连设计，要满足以下几个基本的特点：高效率、低系统成本，点对点或是点对多点的通信，支持DMA 操作，支持消息传递模式交换数据，支持分散处理和多主控系统，支持多种拓朴结构；另外，高稳定性和QOS 也是选择嵌入式系统总线的基本原则。而这些恰是Rapid IO 期望满足的方向。所以Rapid IO 在制定之初即确定了以下几个基本原则：一是轻量型的传输协议，使协议尽量简单；二是对软件的制约要少，层次结构清晰；三是专注于机箱内部芯...