一 . 选 择 填 空 (每 题 4 分 ， 共 40 分 ) 1..MAX7000 结 构 中 包 含 五 个 主 要 部 分 ， 即 逻 辑 阵 列 块 、 宏 单 元 、 扩 展 乘 积 项 （ 共享 和 并 联 ） 、 可 编 程 连 线 阵 列 、 I/O 控 制 块 。 2． EDA 的 设 计 输 入 主 要 包 括 （ 原 理 图 输 入 ） 、 状 态 图 输 入 、 波 形 图 输 入 和 HDL文 本 输 入 。 3. 当 前 最 流 行 的 并 成 为 IEEE 标 准 的 硬 件 描 述 语 言 包 括 具VHDL 和 Verilog 。 4. 常 用 EDA 工 具 大 致 可 分 为 设 计 输 入 编 辑 器 、 HDL 综 合 器 、 仿 真器 、 适 配 器 和 下 载 器 5 个 模 块 。 5. CPLD 结 构 特 点 为 以 乘 积 项 结 构 方 式 构 成 逻 辑 行 为 ； FPGA 结 构 特 点 为 以 查 表 法 结 构 方 式 构 成 逻 辑 行 为 。 7. VHDL 中 最 常 用 的 库 是 IEEE 标 准 库 ， 最 常 用 的 程 序 包是 STD-LOGIC-1164 程 序 包 。 常 用 的 四 种 库 是 IEEE 库 、 STD 库 、 WORK库 及 VITAL 库 。 IEEE 库 是 VHDL 设 计 中 最 常 用 的 库 ， 它 包 含 有 IEEE 标 准 的 程 序包 和 其 他 一 些 支 持 工 业 标 准 的 程 序 包 。 8. VHDL 程 序 的 基 本 结 构 9. 基 于 EDA 软 件 的 FPGA / CPLD 设 计 流 程 为 ： 原 理 图 /HDL 文 本 输 入 → 功 能仿 真 → 综 合 → 适 配 → 时 序 仿 真 → 编 程 下 载 → 硬 件 测 试。 10. 源文 件 保存时 ， 建议文 件 名尽可 能 与该程 序 的 实体名保持 一 致 。 11. 资源优化可 以 分 为 资源共 享 ， 逻 辑 优化、 串行 化。 速度优化分 为 流 水线 设计 ,寄存器 配 平和 关键路径法 。 12. 三类数据对象： 变量、 常 量和 信号。 13. 在VHDL 中 有 逻 辑 操作符、 关系操作符、 算术操作符和 符号操作符四 类操作符， 如果逻 辑 操作符左边和 右边值的 类型为 数组， 则这两个 数组的 尺寸， 即 位宽要 相等。 在一 个 表 达式 中 有 两个 以 上的 算符时 ...
