Local Bus 总线原理 2010-10-01 21:32:09 [ 上一篇 | 下一篇 ] 硬件家园 / 查看( 65 ) / 评论( 0 ) / 评分( 0 / 0 ) 相信搞硬件的朋友都应该对Local Bus总线非常熟悉，在当今的通信电子领域中，几乎所有的CPU小系统中都有它的身影。Local Bus总线又称为CPU总线，根据高低位地址线序的差异，又可分为Motorola CPU总线和Intel CPU总线。古老的CS51单片机就是Intel CPU总线的典型代表，而我们常用的Power PC就是Motorola CPU总线架构，它是从60X总线衍变过来的(60X总线支持64、32、16、8四种可选位宽模式)，由于 Local Bus总线是直接从60X总线上通过桥片分出来的，所以它和60X总线是同步同频的，进行数据数据读写时与 60X总线共享带宽，不需要内核提供额外的处理。如下图所示： Device Bus(数据/地址复用总线解复用后的Device Bus叫 Local Bus)总线一般采用数据/地址线复用的形式，通常为32位宽，使用时需要将总线的数据和地址分离出来再分别接到目标器件的数据和地址端口，如连接到低速设备时还需要通过Buffer起来来进行驱动和隔离。在早期的设计中，通过用信号锁存器来分离总线中的数据和地址(如经典锁存器 SN74LVC16373)，不过现在基本上都是通过逻辑器件CPLD来进行解复用的。利用锁存器 373对Device Bus总线数据/地址解复用原理如下图所示。 在上图中，L_ALE是地址锁存信号，低电平有效，当L_ALE出现一个低电平脉冲时，锁存器的输入端口对LAD[31:0]信号进行采样、锁存并从输出端口输出，直到下一个L_ALE低电平脉冲到来时，其输出状态才发生改变，Device Bus总线在输出地址信号时将 L_ALE信号驱动为低电平，输出数据信号时，将 L_ALE驱动为高电平，锁存器正式利用这个特点轻松实现Device Bus总线上数据和地址的分离。 Local Bus总线上的数据读写分为同步模式和异步模式。在同步模式下，需要一个外部时钟信号供接收端和发送端共用，利用时钟信号的上升沿对数据进行采样，SDRAM、SSRAM等高速信号使用同步模式；异步传输模式下，不使用时钟信号对数据进行采样(芯片内部还是需要有系统参考时钟来产生时序的)，而是利用片选信号CS、写使能信号WE和读使能信号OE对数据进行采样，使用异步模式的器件有FLASH、BOOTROM等。 ♦Device Bus总线数据及控制信号列表及功能说明： 1).LAD[31:0]：数据/地址复用信号，数据线宽度可设为 8、16、32为三种模式；地址线根数可根据实际存储空间大小来选取，比如，...
